[发明专利]使用SADP技术制造电路布局的方法

说明书

技术领域

基本上，本发明公开涉及精密的半导体装置的制造，更具体地，涉及各种使用自对准双图像法(SADP)产生电路布局的方法。

背景技术

光微影技术是制造集成电路产品时所使用的一种基本程序。高阶光微影技术包括:(1)形成光或辐射敏感材料(如光阻)在材料层或基板上；(2)选择性曝光(如DUV或EUV光源)该辐射敏感材料以经由屏蔽或掩膜(在本文中所使用为可互换的术语)以转移所定义的图像至该辐射敏感材料；以及(3)显影该辐射敏感材料的露出层以定义图像化屏蔽层。各种处理操作，例如蚀刻或离子注入程序，可接着在材料或基板的底层上，经由该图案化屏蔽层来进行。

当然，集成电路制造的最终目标是要如实地再现原始电路设计于集成电路产品上。从历史上来看，集成电路产品中使用的特征尺寸和间距使使用单一图像光阻屏蔽层来形成所欲的图像成为可能。然而，近几年来，装置的尺寸和间距被缩减至现存的光微影工具，如193nm波长的光微影工具，已无法形成具有所有整体目标图像的特征的单一图像屏蔽层。因此，装置设计员纷纷使出包括执行多重曝光以定义单一目标图像于材料层上的技术。一种这样的技术一般称为多重图像化，例如双重图像化。一般而言，双重图像化为涉及分裂(即分割)致密的整体目标电路图像，于两个独立的、较不那么致密的图像的曝光方法。该简化、较不致密的图像便接着被分别使用两个独立的屏蔽(其中一个屏蔽用于成像较不致密的图像中的一者，而另一个屏蔽则用于成像另一个较不致密的图像)印至晶圆。此外，在一些情况下，该第二图像被印在该第一图像的线间，使得成像的晶圆具有，例如，为任意一个较不致密的屏蔽的一半的特征间距。此技术有效地降低了光微影技术的复杂性，改善可达成的分辨率和使该远较小的特征其原本不可能使用现有的光微影技术可被印出。

该SADP程序便是一种多重图像化技术。该SADP程序对生产下一代的装置，特别是在这样的下一代的装置上的金属布线被视为具吸引力的解决方案，由于当使用SADP程序时可有较佳的迭加控制。

图1A至1K示出装置10的说明例，其中说明性的先前技术中的SADP程序被用于形成金属特征(如金属线)于绝缘材料层12。参考图1A，硬屏蔽层14被形成于该绝缘材料层12上，且芯棒材料层16被形成于硬屏蔽层14上。也描绘出光阻材料图像化层17，通成被称为芯棒层，其使用传统、单一曝光微显影工具和技术形成在该芯棒材料层16上。该芯棒材料层16可包括可相对于该硬屏蔽层14被选择性蚀刻的材料。

接着，如图1B所示，当使用该光阻材料图像化层17作为蚀刻屏蔽时，蚀刻程序被施行在该芯棒材料层16上。此蚀刻程序使多个芯棒16A形成。在所描绘的实例中，该芯棒被形成而具有间距16P和最小宽度16W。该间距16P和该最小宽度16W可在建构时根据特定装置10变化。图1C描绘该装置10在光阻材料图像化层17(即该芯棒屏蔽)被移除后。

接着，如图1D所示，间隔材料层18经由施行共行沉积技术被沉积在该芯棒16A上和周围。该间隔材料层18应为可相对该芯棒16A和该硬屏蔽层14被选择性蚀刻的材料。图1E示出该装置10在非等向性蚀刻程序被使用在该间隔材料层18上以限制多个具有横向宽度18W且位置相邻于该芯棒16A的侧壁间隔18A。该间隔18A的宽度18W可在建构时根据该特定装置10变化。接着，如图1F所示，该芯棒16A经由施行相对于该硬屏蔽14和该侧壁间隔18A为选择性的蚀刻程序被移除。

图1G示出在图像化光阻屏蔽20或称为块屏蔽，被形成在该间隔层18A和该硬屏蔽层14上之后的该装置10。在一个例子中，该块屏蔽20可使用传统、单一曝光光微影工具和技术形成。图1H示出在蚀刻程序被施行以经由该侧壁间隔18A和该块屏蔽20的合并(互统合)转移该定义的图像至该硬屏蔽层14后的该装置10。图1I示出在一个或更多程序操作被施行从而自已图像化的该硬屏蔽14上移除该侧壁间隔18A和该块屏蔽20后的该装置10。接着，如图1J所示，蚀刻程序经由该图像化的硬屏蔽层14被施行在该绝缘材料层12上以定义说明性的沟槽22于该绝缘材料层12。图1K示出在示意性地示出的金属特征24(如金属线)被形成于该沟槽22后，和在该图像化硬屏蔽层14被移除之后的该装置10。此方法中此金属特征24可被形成在该绝缘材料层12中为本领域技术人员所习知的。