[发明专利]一种Trivium算法密钥序列生成器的设计方法

摘要

本发明公开了一种Trivium算法密钥序列生成器的设计方法，其具体实现过程为：设置三个移位寄存器模块和一个组合逻辑模块，三个移位寄存器模块均连接该组合逻辑模块，组合逻辑模块输出S_out信号，该S_out信号为密钥序列输出信号；设置输入接口，该输入接口输入CLK信号、RST信号、IV[79..0]信号和IV_load信号，密钥序列生成器开始工作，密钥生成。该一种Trivium算法密钥序列生成器的设计方法与现有技术相比，可以移植到不同型号的CPLD中，使得设计灵活方便，可以应用于信息安全领域序列密码系统中的密钥序列的生成，实用性强。

主权项

一种Trivium算法密钥序列生成器的设计方法，其特征在于其具体实现过程为：一、设置三个移位寄存器模块和一个组合逻辑模块，三个移位寄存器模块均连接该组合逻辑模块，组合逻辑模块输出S_out信号，该S_out信号为密钥序列输出信号；二、设置输入接口，该输入接口输入CLK信号、RST信号、IV[79..0]信号和IV_load信号，且CLK信号、RST信号、IV[79..0]信号和IV_load信号均接入上述三个移位寄存器，其中CLK信号为输入信号，是密钥序列生成器的时钟信号；RST信号为输入信号，是密钥序列生成器的复位信号，低电平有效；IV[79..0]信号为输入信号，80 bit初始向量；IV_load信号为输入信号，IV 向量加载使能信号，高电平有效；三、当RST信号为低电平时对密钥序列生成器进行复位，此时三个移位寄存器的值均为0，密钥序列的输出为0比特流；四、密钥序列生成器开始工作，首先对其进行初始化操作，即在IV_load信号为高电平时，把80位的初始向量IV加载到三个移位寄存器中；五、在0～1152个时钟周期内，该密码序列生成器计时4×288次，即1152次，不产生密码序列输出，保证充分随机化密码；六、从第1153个时钟周期开始，密钥序列从输出端S_out输出。