[发明专利]一种低漏电型电源钳位ESD保护电路

摘要

本发明涉及集成电路芯片静电放电保护设计的技术领域，具体公开一种低漏电型电源钳位ESD保护电路。本发明公开的低漏电型电源钳位ESD保护电路包括瞬态触发模块、直流电压探测模块以及泄放晶体管。本发明公开的低漏电型电源钳位ESD保护电路在芯片正常工作时，直流电压探测模块到地的电阻很大，当泄放晶体管被触发后，直流电压探测模块到地的电阻变小，以此保证保护电路在芯片正常工作时漏电很小，同时，能提供可靠的ESD防护性能。

主权项

一种低漏电型电源钳位ESD保护电路，包括瞬态触发模块、直流电压探测模块以及泄放晶体管；其特征在于，所述瞬态触发模块包括：PMOS晶体管Mp2，NMOS晶体管Mn2与Mfb1,电阻R1以及电容C；所述PMOS晶体管Mp2的栅极与所述NMOS晶体管Mn2的栅极相连，所述NMOS晶体管Mn2的源极接地，所述NMOS晶体管Mn2的漏极与所述PMOS晶体管Mp2的漏极相连，所述PMOS晶体管Mp2的源极与所述低漏电型电源钳位ESD保护电路的电源管脚VDD相连，所述NMOS晶体管Mfb1的源极接地，所述NMOS晶体管Mfb1的漏极与所述PMOS晶体管Mp2的栅极相连，所述电阻R1的一端与所述低漏电型电源钳位ESD保护电路的电源管脚VDD相连，所述电阻R1的另一端与所述PMOS晶体管Mp2的栅极相连，所述电容C的一端与所述PMOS晶体管Mp2的栅极相连，所述电容C的另一端接地；所述直流电压探测模块包括：PMOS晶体管Mp1，NMOS晶体管Mn1、Mfb与Mb,电阻R以及二极管；所述PMOS晶体管Mp1的栅极与所述NMOS晶体管Mn1的栅极相连，所述NMOS晶体管Mn1的源极接地，所述NMOS晶体管Mn1的漏极与所述PMOS晶体管Mp1的漏极相连，所述PMOS晶体管Mp1的漏极还与所述NMOS晶体管Mfb1的栅极相连，所述PMOS晶体管Mp1的源极与所述低漏电型电源钳位ESD保护电路的电源管脚VDD相连，所述NMOS晶体管Mfb的栅极与所述PMOS晶体管Mp1的漏极相连，所述NMOS晶体管Mfb的栅极还与所述NMOS晶体管Mfb1的栅极相连，所述NMOS晶体管Mfb的源极接地，所述NMOS晶体管Mfb的漏极与所述PMOS晶体管Mp1的栅极相连，所述电阻R的一端与所述低漏电型电源钳位ESD保护电路的电源管脚VDD相连，所述电阻R的一端还与所述PMOS晶体管Mp1的源极相连，所述电阻R的另一端与所述NMOS晶体管Mb的漏极之间正向串联有所述二极管至少一个，所述NMOS晶体管Mb的源极接地；所述泄放晶体管为NMOS晶体管Mbig，其栅极与所述PMOS晶体管Mp2的漏极相连，其栅极还与所述NMOS晶体管Mb的栅极相连，其源极与所述低漏电型电源钳位ESD保护电路的地线VSS相连，其漏极与所述低漏电型电源钳位ESD保护电路的电源线VDD相连。