[发明专利]基于FPGA和DSP的高速电路板串口的调试方法在审
| 申请号： | 201410455326.3 | 申请日： | 2014-09-09 |
| 公开（公告）号： | CN104200033A | 公开（公告）日： | 2014-12-10 |
| 发明（设计）人： | 陈兴林;刘法志;刘帅;刘启循;魏凯;张之万;范文超;杨绪东 | 申请（专利权）人： | 哈尔滨工业大学 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 无 | 代理人： | 无 |
| 地址： | 150000 黑龙*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 基于FPGA和DSP的高速电路板串口的调试方法，属于电路板串口调试领域。为了解决目前的硬件仿真器对电路板串口进行调试时易出错的问题。所述方法是基于FPGA、DSP和CPLD实现的，所述方法包括：采用FPGA确定运行DSP进行串口调试的时序，所述时序包括接收时序和发送时序的步骤；根据确定的时序，采用DSP实现串口调试的步骤；采用CPLD为DSP和FPGA提供正常的电平范围的步骤。它用于电路板的串口调试。 | ||
| 搜索关键词： | 基于 fpga dsp 高速 电路板 串口 调试 方法 | ||
【主权项】：
基于FPGA和DSP的高速电路板串口的调试方法，其特征在于，所述方法是基于FPGA、DSP和CPLD实现的，所述方法包括：采用FPGA确定运行DSP进行串口调试的时序，所述时序包括接收时序和发送时序的步骤；根据确定的时序，采用DSP实现串口调试的步骤；采用CPLD为DSP和FPGA提供正常的电平范围的步骤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于哈尔滨工业大学;，未经哈尔滨工业大学;许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410455326.3/，转载请声明来源钻瓜专利网。
