[发明专利]基于FPGA和DSP的高速电路板串口的调试方法

说明书

技术领域

本发明属于电路板串口调试领域。

背景技术

串口在电路板中占了很重要的地位。传统方式串口程序的调试，往往是利用专用的DSP硬件仿真器。在编写好程序后，利用仿真器来设置断点，观察变量和程序的流程，逐步对程序进行调试，修正错误。使用硬件仿真器的确是很有效的方法，但是也有一些缺点；很多仿真器不能做到完全硬件仿真，因而会造成仿真时正常，而实际运行时出现错误的情况；也有仿真不能通过，但是实际运行正常的情况。

发明内容

本发明的目的是为了解决目前的硬件仿真器对电路板串口进行调试时易出错的问题，本发明提供一种基于FPGA和DSP的高速电路板串口的调试方法。

本发明的基于FPGA和DSP的高速电路板串口的调试方法，

所述方法是基于FPGA、DSP和CPLD实现的，所述方法包括：

采用FPGA确定运行DSP进行串口调试的时序，所述时序包括接收时序和发送时序的步骤；

根据确定的时序，采用DSP实现串口调试的步骤；

采用CPLD为DSP和FPGA提供正常的电平范围的步骤。

所述接收时序包括：

用于设定时钟的输入、高电平复位信号、RS422数据接收端和数据接收标志位接口定义的步骤；

用于设置当输入信号遇到相应边沿时，串口信号边沿检测模块检测信号置高电平一个周期；

用于设置当时钟下降，波特率模块进行采样数据的步骤；

用于设置空闲线检测模块的步骤；

用于设置状态机，并设置根据状态机之后的相应处理的步骤。

所述接收时序包括：

用于设定时钟的输入、高电平复位信号、RS422数据接收端和数据接收标志位接口定义的步骤；

用于设置当输入信号遇到相应边沿时，串口信号边沿检测模块检测信号置高电平一个周期；

用于设置当时钟下降，波特率模块进行采样数据的步骤；

用于设置空闲线检测模块的步骤；

用于设置状态机，并设置根据状态机之后的相应处理的步骤；

用于读写信号设定，并发送数据的步骤。

采用DSP实现串口调试的工作过程：

用于根据设定的发送地址，向串口发送相应的测试数据的步骤；

用于接收串口返回的数据，并确定返回数据的地址的步骤；

用于通过CCS软件自带的观测窗口查看串口返回的数据的步骤。

本发明的有益效果在于，发明的方法简单方便，能够比较通用的用于高速电路板的调试操作中，不需要繁琐的串口调试工具等措施，且不易出错。

附图说明

图1为本发明的工作原理示意图。

具体实施方式

具体实施方式一：结合图1说明本实施方式，本实施方式所述的基于FPGA和DSP的高速电路板串口的调试方法，

所述方法是基于FPGA、DSP和CPLD实现的，所述方法包括：

采用FPGA确定运行DSP进行串口调试的时序，所述时序包括接收时序和发送时序的步骤；

根据确定的时序，采用DSP实现串口调试的步骤；

采用CPLD为DSP和FPGA提供正常的电平范围的步骤。

本实施方式中，CPLD的作用是为DSP和FPGA提供正常的电平范围，包括：

定义各种端口，如与FPGA的连接线等。

编写高低电平的转换程序，为FPGA与VME总线提供外部运行的条件。

具体实施方式二：本实施方式是对具体实施方式一所述的基于FPGA和DSP的高速电路板串口的调试方法的进一步限定，所述接收时序包括：

用于设定时钟的输入、高电平复位信号、RS422数据接收端和数据接收标志位接口定义的步骤；

用于设置当输入信号遇到相应边沿时，串口信号边沿检测模块检测信号置高电平一个周期；

用于设置当时钟下降，波特率模块进行采样数据的步骤；

用于设置空闲线检测模块的步骤；

用于设置状态机，并设置根据状态机之后的相应处理的步骤。

具体实施方式三：本实施方式是对具体实施方式二所述的基于FPGA和DSP的高速电路板串口的调试方法的进一步限定，

所述接收时序包括：：

用于设定时钟的输入、高电平复位信号、RS422数据接收端和数据接收标志位接口定义的步骤；

用于设置当输入信号遇到相应边沿时，串口信号边沿检测模块检测信号置高电平一个周期；