[发明专利]基于FPGA和DSP的高速电路板串口的调试方法

权利要求书

1.基于FPGA和DSP的高速电路板串口的调试方法，其特征在于，所述方法是基于FPGA、DSP和CPLD实现的，所述方法包括：

采用FPGA确定运行DSP进行串口调试的时序，所述时序包括接收时序和发送时序的步骤；

根据确定的时序，采用DSP实现串口调试的步骤；

采用CPLD为DSP和FPGA提供正常的电平范围的步骤。

2.根据权利要求1所述的基于FPGA和DSP的高速电路板串口的调试方法，其特征在于，所述接收时序包括：

用于设定时钟的输入、高电平复位信号、RS422数据接收端和数据接收标志位接口定义的步骤；

用于设置当输入信号遇到相应边沿时，串口信号边沿检测模块检测信号置高电平一个周期；

用于设置当时钟下降，波特率模块进行采样数据的步骤；

用于设置空闲线检测模块的步骤；

用于设置状态机，并设置根据状态机之后的相应处理的步骤。

3.根据权利要求2所述的基于FPGA和DSP的高速电路板串口的调试方法，其特征在于，所述接收时序包括：

用于设定时钟的输入、高电平复位信号、RS422数据接收端和数据接收标志位接口定义的步骤；

用于设置当输入信号遇到相应边沿时，串口信号边沿检测模块检测信号置高电平一个周期；

用于设置当时钟下降，波特率模块进行采样数据的步骤；

用于设置空闲线检测模块的步骤；

用于设置状态机，并设置根据状态机之后的相应处理的步骤；

用于读写信号设定，并发送数据的步骤。

4.根据权利要求3所述的基于FPGA和DSP的高速电路板串口的调试方法，其特征在于，采用DSP实现串口调试的工作过程：

用于根据设定的发送地址，向串口发送相应的测试数据的步骤；

用于接收串口返回的数据，并确定返回数据的地址的步骤；

用于通过CCS软件自带的观测窗口查看串口返回的数据的步骤。