[发明专利]一种基于FPGA可重构的OFDM信噪比增强系统

摘要

本发明涉及一种基于FPGA可重构的OFDM信噪比增强系统，包括发射端和接收端，发射端包括时钟生成模块、长短序列生成模块、快速傅里叶逆变换模块和循环前缀与峰值加窗处理模块；时钟生成模块用于生成时钟信号；长短序列生成模块用于形成长训练序列和短训练序列；快速傅里叶逆变换模块调用FPGA提供的IP核实现；循环前缀与峰值加窗处理模块中循环前缀处理为在计算出快速傅立叶逆变换样值后，将一个循环前缀加到样值前，形成一个循环的OFDM信号，峰值加窗处理为选择非线性的矩形窗函数与信号进行相乘。本发明采用FPGA实现，不再需要设计ASIC电路，并可提高系统集成度和可靠性，同时降低了实现的成本与难度。

主权项

一种基于FPGA可重构的OFDM信噪比增强系统，包括发射端和接收端，所述发射端将原始数据分成若干序列，并调制不同的子载波，在充分地利用频率资源的前提下，把多个子载波叠加起来发射出去；所述接收端恢复出多个载波，并将每个子载波的数据解调出来，其特征在于，所述发射端包括时钟生成模块、长短序列生成模块、快速傅里叶逆变换模块和循环前缀与峰值加窗处理模块；所述时钟生成模块用于生成时钟信号；所述长短序列生成模块用于形成长训练序列和短训练序列；所述快速傅里叶逆变换模块调用FPGA提供的IP核实现；所述循环前缀与峰值加窗处理模块中循环前缀处理为在计算出快速傅立叶逆变换样值后，将一个循环前缀加到样值前，形成一个循环的OFDM信号，峰值加窗处理为选择非线性的矩形窗函数与信号进行相乘。