[发明专利]一种基于FPGA可重构的OFDM信噪比增强系统

说明书

技术领域

本发明涉及无线通信技术领域，特别是涉及一种基于FPGA可重构的OFDM信噪比增强系统。

背景技术

随着通信技术的飞速发展，数据的传输效率问题变得尤其突出。无线通信的更新换代，实质上就是传输速率和效率的不断优化和提高。正交频分复用技术OFDM(Orthogonal FrequencyDivisionMultiplexing)正是在这个过程中显示了其重要的应用价值。

OFDM是一种同时传输数据的方法，在多个条平行的载波频率中使用傅里叶调制和解调转换处理。OFDM对多载波高数据率传输提供了很多的优势，特别是在移动通信应用中。因此，OFDM系统正在成为一个关键技术广泛部署在宽带接入的无线通信系统中，如无线局域网、数字音频和数字视频广播、无线网络、WiMAX和LTE等。

对信息速率和效率的需求不断攀升，普通用户迫切希望获得更加便捷高速的信息流量服务，要求更方便的数据接入，更高的数据传输速率。因此问题的关键在于选择合适的调制技术和方式。OFDM技术已经慢慢成了无限通信传输中的优化解决方案。

尽管有这些优势，OFDM系统也有一些弊端，如峰值对平均值功率比(PAPR)以及副载波同步。峰值平均功率比问题是多载波调制系统中普遍存在的一个问题，这也是设备商们考虑的一个重要因素。因为PAPR过高会使得发送端对功率放大器的线性要求很高，这就意味着要提供额外功率、电池备份和扩大设备的尺寸，进而增加基站和用户设备的成本。

作为多载波调制的一种特殊情况。OFDM信号由多个子载波信号组成，这些子载波信号由不同的调制符号独立调制，虽然各个子载波的相位是相互独立的，但是当子载波个数增加时，如果把各个子载波信号看成相位随机的余弦信号，则所有子载波信号叠加得到的OFDM信号包络将起伏不定，并且不可避免的产生许多较高的峰值，导致信号峰均功率比很高。

高的PAPR值一方面要求功率放大器工作在大功率补偿状态下，这将功率放大器的效率特别低，从而极大的提高了发射机的成本；另一方面，由于移动终端能量很有限，从而要求高效的功率放大。

发明内容

本发明所要解决的技术问题是提供一种基于FPGA可重构的OFDM信噪比增强系统，用降低峰值对平均值功率比(PAPR)值来提高系统信噪比，同时降低实现的难度和复杂度。

本发明解决其技术问题所采用的技术方案是：提供一种基于FPGA可重构的OFDM信噪比增强系统，包括发射端和接收端，所述发射端将原始数据分成若干序列，并调制不同的子载波，在充分地利用频率资源的前提下，把多个子载波叠加起来发射出去；所述接收端恢复出多个载波，并将每个子载波的数据解调出来，所述发射端包括时钟生成模块、长短序列生成模块、快速傅里叶逆变换模块和循环前缀与峰值加窗处理模块；所述时钟生成模块用于生成时钟信号；所述长短序列生成模块用于形成长训练序列和短训练序列；所述快速傅里叶逆变换模块调用FPGA提供的IP核实现；所述循环前缀与峰值加窗处理模块中循环前缀处理为在计算出快速傅立叶逆变换样值后，将一个循环前缀加到样值前，形成一个循环的OFDM信号，峰值加窗处理为选择非线性的矩形窗函数与信号进行相乘。

所述发射端还包括数据符号调制模块，所述数据符号调制模块将16QAM调制融入到信号预处理中，并将独立的两路基带信号同时进行调制。

所述接收端设定一个采样时钟值，当计算导频的相位偏差大于采样时钟值时舍弃数据，依据临近数据完成偏差的近似补偿。

所述短训练序列用于进行信号检测，自动增益控制，符号定时和粗频率偏差估计；所述长训练序列用于精确的频率偏差估计和信道估计。

所述时钟生成模块用FPGA提供的高性能时钟管理模块生成时钟信号。

有益效果

由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果：本发明采用EDA技术中非常重要的组成部分FPGA(Field－ProgrammableGateArray)，即现场可编程逻辑门阵列。由于其内部拥有丰富的功能模块和逻辑模块资源，因此不再需要设计ASIC电路，又因为其内部有丰富的I/O引脚，从而可提高系统集成度和可靠性。因此将OFDM系统的基带处理在单个中低端FPGA芯片中进行设计与实现，降低了实现的成本与难度，是EDA技术与无线通信技术的融合。

附图说明

图1是OFDM基带系统架构框图；

图2是OFDM系统框图。

具体实施方式