[发明专利]阵列基板制备方法和阵列基板、显示装置有效
| 申请号： | 201410183494.1 | 申请日： | 2014-04-30 |
| 公开（公告）号： | CN103985671A | 公开（公告）日： | 2014-08-13 |
| 发明（设计）人： | 张文余;谢振宇;郭建 | 申请（专利权）人： | 京东方科技集团股份有限公司;北京京东方光电科技有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L23/50;H01L27/02 |
| 代理公司： | 北京中博世达专利商标代理有限公司 11274 | 代理人： | 申健 |
| 地址： | 100015 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种阵列基板制备方法和阵列基板、显示装置，涉及显示领域，能够解决因有源层残留导致的开口率降低的技术问题。本发明的阵列基板制备方法，包括：形成栅金属层的工序，所述栅金属层包括栅线；有源层的成膜工序和信号线金属层的成膜工序，所述信号线金属层包括数据线；以及，通过半色调掩膜工艺同时形成有源层图形和信号线金属层图形的工序；在所述有源层的成膜工序之后，所述信号线金属层的成膜工序之前，还包括：通过构图工艺，将所述有源层的第一区域镂空，所述第一区域位于显示区域的数据线下方，且，所述数据线与所述栅线的交叠区域除外。 | ||
| 搜索关键词： | 阵列 制备 方法 显示装置 | ||
【主权项】：
一种阵列基板制备方法，包括：形成栅金属层的工序，所述栅金属层包括栅线；有源层的成膜工序和信号线金属层的成膜工序，所述信号线金属层包括数据线；以及，通过半色调掩膜工艺同时形成有源层图形和信号线金属层图形的工序；其特征在于，在所述有源层的成膜工序之后，所述信号线金属层的成膜工序之前，还包括：通过构图工艺，将所述有源层的第一区域镂空，所述第一区域位于显示区域的数据线下方，且，所述数据线与所述栅线的交叠区域除外。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司;北京京东方光电科技有限公司，未经京东方科技集团股份有限公司;北京京东方光电科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410183494.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种多功能的竹木筷子
- 下一篇：一种模块化电能表信号连接插件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
