[发明专利]存储器控制电路

摘要

通过对非易失性存储器适当地执行功率控制可比过去降低更多的存储器功率消耗。存储器控制电路设置有让CPU为了由CPU执行的程序的每个任务单独地执行包含于非易失性存储器内的多个存储体的操作模式（断电、待机和通电）的初始设定的第一寄存器分组，以及用于根据用于指令取出的访问地址以及所取出指令的类型来确定发生由CPU对其进行的访问的存储体的访问确定单元。存储器控制电路根据第一寄存器分组的设定值以及访问确定单元的确定结果来切换每个存储体的操作模式。

主权项

1.一种存储器控制电路，用于控制被划分成多个存储体的非易失性存储器，其中作为操作模式，所述存储体中的每个都具有其中允许由中央处理单元CPU进行的访问的正常模式、其中功率消耗小于所述正常模式的待机模式以及其中电源被关闭的关闭模式，并且其中所述存储器控制电路包括：第一寄存器分组，可操作用于为了所述CPU所执行的程序的每个任务，存储针对所述CPU的多个第一控制值，以单独执行所述存储体的所述操作模式的初始设定；访问确定单元，可操作用于根据用于指令取出的访问地址以及所取出指令的类型来确定是否发生由所述CPU对每个所述存储体的访问；以及模式控制器，可操作用于根据所述第一控制值以及所述访问确定单元的确定结果来切换每个所述存储体的所述操作模式，其中在所述CPU实际执行所述程序的所述任务之前，为了所述CPU所执行的所述程序的每个任务存储针对所述CPU的所述多个第一控制值。