[发明专利]存储器控制电路

说明书

通过对非易失性存储器适当地执行功率控制可比过去降低更多的存储器功率消耗。存储器控制电路设置有让CPU为了由CPU执行的程序的每个任务单独地执行包含于非易失性存储器内的多个存储体的操作模式（断电、待机和通电）的初始设定的第一寄存器分组，以及用于根据用于指令取出的访问地址以及所取出指令的类型来确定发生由CPU对其进行的访问的存储体的访问确定单元。存储器控制电路根据第一寄存器分组的设定值以及访问确定单元的确定结果来切换每个存储体的操作模式。

相关申请的交叉引用

在2013年4月2日提交的日本专利申请No.2013-076689的公开内容，包括说明书、附图和摘要，通过引用方式全文并入本文。

技术领域

本发明涉及存储器控制电路，并且被适当地用来控制例如配置有多个存储体的非易失性存储器。

背景技术

在相关技术领域的用于给所有存储器供电的存储器控制电路中，问题在于存储器的功率消耗会变大，因为功率被均等地供应给甚至是没有被访问的存储器。为了处理这样的问题，人们开发出了其中存储器被划分成存储体（bank）的存储器控制电路，并且该存储器控制电路抑制对未被访问的存储体的供电。

例如，在由日本公开的未经审查的专利申请No.昭63（1988）-026892（专利文献1）所公开的存储装置中，供电电流由供电电流控制电路供应给第一及第二存储体。当接收自控制面板的信号为正常模式时，供电电流控制电路对第一及第二存储体两者均供应供电电流，而当接收自控制面板的信号为低功率模式时，仅对第一存储体供应供电电流。

在由日本公开的未经审查的专利申请No.平07（1995）-105686（专利文献2）公开的存储器控制器中，在供电控制电路的控制之下，来自主供电电路的主要功率仅被供应给与为了指令取出而实际访问的存储器地址以及预计将在不久的将来要访问的存储器地址对应的存储体。来自备用供电电路的备用功率被供应给未被访问的其他存储体。在此，预计将在不久的将来要访问的存储器地址通过将规定的地址值增量加上当前访问地址来计算出。

在由日本公开的未经审查的专利申请No.2010-15375（专利文献3）公开的微处理器中，作为操作模式，存储单元具有正常模式以及功率消耗比正常模式小的待机模式。存储器控制电路在CPU已经从存储单元取出的指令当中检测分支指令，并且对应于检测结果来改变存储单元的操作模式。

（专利文献）

（专利文献1）日本公开的未经审查的专利申请No.昭63（1988）-026892

（专利文献2）日本公开的未经审查的专利申请No.平07（1995）-105686

（专利文献3）日本公开的未经审查的专利申请No.2010-15375

发明内容

顺便要提的是，当采用非易失性存储器时，即使停止对没有预定要访问的存储体供电，其存储内容也不会丢失。因此，功率消耗能够通过将对每个存储体的供电切换为断电、供应待机电压和供应正常电压（通电）这三种状态之一来降低。但是，在相关领域的技术（例如，专利文献1-3）中，没有关于用于与每个存储体的操作条件相对应地在这三个状态中切换供电的具体控制装置的公开内容。

特别地，在日本公开的未经审查的专利申请No.昭63（1988）-026892（专利文献1）的情形中，对未使用的存储体的供电被关闭，并且不提供待机模式。因此，问题在于难以在访问之前迅速地接通存储体的电源；因此访问占用时间并且使得性能劣化。而且，在专利文献1的情形中，对存储体的功率控制在控制面板上执行。因此，难以在程序执行期间切换对存储体的功率控制，并且存在着在暂时未被访问的存储体中消耗过量的电功率的问题。