[发明专利]P型沟道闪存器件及其制造方法有效

专利信息
申请号: 201410110060.9 申请日: 2014-03-24
公开(公告)号: CN103872059A 公开(公告)日: 2014-06-18
发明(设计)人: 陈精纬;陈广龙;黄海辉 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L27/115 分类号: H01L27/115;H01L29/423;H01L21/8247;H01L21/28;H01L21/762
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 王宏婧
地址: 201203 上海市*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种P型沟道闪存器件之制造方法,包括:步骤S1:通过离子注入工艺形成N阱,并沉积遂穿氧化层、第一多晶硅浮栅结构和氮化硅层;步骤S2:通过干法刻蚀工艺形成浅沟槽隔离;步骤S3:通过高深宽比工艺对浅沟槽隔离进行二氧化硅介质层填充;步骤S4:通过湿法刻蚀部分去除二氧化硅介质层,并沉积ONO介电氧化层;步骤S5:淀积第二多晶硅控制栅结构;步骤S6:通过干法刻蚀工艺刻蚀形成控制栅极和浮栅;步骤S7:源极区和所述漏极区注入不同剂量P型掺杂。本发明在P型沟道存储器件的基础上采用自对准浅沟槽隔离工艺,不仅增加器件存储密度,而且通过采用较高的浮栅,增强器件的电压耦合效应,进而实现读取速度快、功耗低等功效。
搜索关键词: 沟道 闪存 器件 及其 制造 方法
【主权项】:
一种P型沟道闪存器件,其特征在于,所述P型沟道闪存器件包括:N阱,所述N阱设置在晶向为<110>的P型硅片上;浮栅,所述浮栅与所述N阱通过所述遂穿氧化层间隔设置;P型掺杂源极区和P型掺杂漏极区,所述P型掺杂源极区和P型掺杂漏极区分别设置在所述浮栅之两侧;控制栅极,所述控制栅极通过所述ONO介电氧化层间隔设置在所述浮栅上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410110060.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top