[发明专利]用于DRAM系统的验证方法有效
| 申请号： | 201410064075.6 | 申请日： | 2014-02-25 |
| 公开（公告）号： | CN104866638B | 公开（公告）日： | 2019-11-15 |
| 发明（设计）人： | 姚于斌;彭瑞华;王曦东 | 申请（专利权）人： | 超威半导体公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 31263 上海胜康律师事务所 | 代理人： | 李献忠<国际申请>=<国际公布>=<进入 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于DRAM系统的验证方法，其中系统中读和写数据在自由运行差分时钟的两边沿传输，包括：监测数据通路中的延时值，计算从指令分配到读数据的返回在数据通路中的延时，在待测设计中设置延时配置以与数据通路中的全部延时相匹配，以及基于延时设置配置与待测设计的DRAM接口。所述方法在仿真环境中使用了了新的配置时序，省下了大量计算资源。 | ||
| 搜索关键词： | 用于 dram 系统 验证 方法 | ||
【主权项】：
1.一种用于DRAM系统的验证方法，其中系统中读和写数据在自由运行差分时钟的两边沿传输，所述方法包括：/n在验证期间监测被测设计的数据通路中的延时值，其中所述被测设计是耦合到内存总线功能模型的存储控制器，/n计算从指令分配到读数据的返回在数据通路中的延时的量，其中所述延时的量包括来自所述内存总线功能模型的数据的接收数据相位和接收数据帧，/n在被测设计中设置延时配置以与数据通路中的全部延时相匹配，以及/n基于延时设置配置被测设计的DRAM接口。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于超威半导体公司，未经超威半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410064075.6/，转载请声明来源钻瓜专利网。
