[发明专利]用于DRAM系统的验证方法

权利要求书

1.一种用于DRAM系统的验证方法，其中系统中读和写数据在自由运行差分时钟的两边沿传输，所述方法包括：

在验证期间监测被测设计的数据通路中的延时值，其中所述被测设计是耦合到内存总线功能模型的存储控制器，

计算从指令分配到读数据的返回在数据通路中的延时的量，其中所述延时的量包括来自所述内存总线功能模型的数据的接收数据相位和接收数据帧，

在被测设计中设置延时配置以与数据通路中的全部延时相匹配，以及

基于延时设置配置被测设计的DRAM接口。

2.根据权利要求1所述的方法，其中监测被测设计在数据通路中的延时值包括监测物理层(PHY)中的RX接收和TX发送FIFO的写指针和读指针、监测数据通路中的时钟偏差，以及监测DRAM时序延迟。

3.根据权利要求2所述的方法，其中计算数据通路中的延时至少是基于RX/TX FIFO指针距离、数据通路中的时钟偏差的量、写等待延迟和CAS延迟。

4.根据权利要求3所述的方法，其中计算数据通路中的延时的量还基于可配置数据通路延时。

5.根据权利要求3所述的方法，包括调谐时钟信号的相位。

6.根据权利要求5所述的方法，其中调谐时钟信号的相位包括确定接收RX时钟信号是否与数据队列对齐，如果没有对齐，调整接收RX时钟信号的相位使其与数据队列对齐。

7.根据权利要求6所述的方法，还包括确定发送TX时钟信号是否与数据队列对齐，如果没有对齐，调整发送TX时钟信号的相位使其与数据队列对齐。

8.根据权利要求6或7所述的方法，进一步包括Rx帧(Rxframe)调谐和Tx帧(Txframe)调谐。

9.根据权利要求8所述的方法，其中Rxframing＝cmd_txfifo_dly+dat_rxfifo_dly+ddr_cl+clk_sync_dly。

10.根据权利要求8所述的方法，其中用于DRAM系统的所述验证方法是一种用于GDDR5系统的验证方法。