[发明专利]半导体元件

摘要

漏极漂移部(2)与作为元件活性部(21)的p基极区域(3a)的正下方部分大致相当，其采用第1并联pn结构，所述第1并联pn结构将第1n型区域(2a)与第1p型区域(2b)交替重复接合而成。漏极漂移部(2)的周围是元件边缘部(22)，所述元件边缘部(22)由第2并联pn结构组成，所述第2并联pn结构将接在第1并联pn结构后取向的第2n型区域(12a)与第2p型区域(12b)交替重复接合而成。第1、第2并联pn结构与n⁺漏极层(1)之间设有n缓冲层(11)。元件边缘部(22)的n⁺漏极层(1)的内部选择性设有沿深度方向贯穿n⁺漏极层(1)的p⁺漏极区域(17)。如此，在能够大幅改善导通电阻与耐压的权衡关系的超结半导体元件中，可以提高破坏耐量。

主权项

一种半导体元件，包括：元件活性部，所述元件活性部位于基板第1主面侧，并主动或被动地使电流流通；第1导电型低电阻层，所述第1导电型低电阻层位于所述基板的第2主面侧的表面层；以及，纵型漂移部，所述纵型漂移部介于所述元件活性部与所述第1导电型低电阻层之间，在导通状态下，漂移电流沿纵向流通，并且在截止状态下耗尽，所述纵型漂移部构成第1并联pn结构，所述第1并联pn结构将沿所述基板的厚度方向取向的第1纵型第1导电型区域与沿所述基板的厚度方向取向的第1纵型第2导电型区域交替重复接合而成，该半导体元件的特征在于，包括：元件边缘部，所述元件边缘部在所述纵型漂移部周围介于所述第1主面与所述第1导电型低电阻层之间，在导通状态下大致为非电路区域，并且在截止状态下耗尽；第1导电型层，在所述第1并联pn结构与所述第1导电型低电阻层之间，从所述元件活性部到所述元件边缘部设置有所述第1导电型层，其电阻高于所述第1导电型低电阻层；第2导电型低电阻层，所述第2导电型低电阻层选择性地设置在所述元件边缘部的所述第2主面侧的表面层；以及，输出电极，所述输出电极与所述第1导电型低电阻层及所述第2导电型低电阻层相接。