[发明专利]半导体元件

说明书

技术领域

本发明涉及一种半导体元件。

背景技术

通常半导体元件可分为单面具有电极的横型半导体元件和双面具有电极的纵型半导体元件。纵型半导体元件导通状态时漂移电流的流通方向与截止状态时反向偏置电压所形成耗尽层的延伸方向相同。例如，普通平面栅结构的n沟道纵型MOSFET(MOSFET：Metal Oxide Semiconductor Field Effect Transistor：MOS型场效应晶体管)中，高电阻n^-漂移层部分在导通状态时作为沿纵向流通漂移电流的区域发挥作用。因此，如果将该n^-漂移层的电流路径缩短，则漂移电阻变低，因此可获得能够降低MOSFET实际导通电阻的效果。

另一方面，高电阻n^-漂移层部分在截止状态时耗尽后提高耐压。因此，如果n^-漂移层变薄，则从p基极区域与n^-漂移层之间的pn结扩散而成的漏极-基极间耗尽层的扩展宽度变窄，会快速达到硅的临界电场强度，因此耐压降低。相反的，高耐压半导体元件中，n^-漂移层较厚，因此导通电阻变大，损耗增加。如此，导通电阻与耐压之间具有权衡关系。

已知该权衡关系在IGBT(绝缘栅极型双极晶体管)、双极晶体管、二极管等半导体元件中同样成立。此外，该权衡关系在导通状态时漂移电流的流通方向与截止状态时反向偏置所形成耗尽层的延伸方向不同的横型半导体元件中也是一样。

作为上述权衡关系所造成的问题的解决方法，众所周知有一种超结半导体元件，其将漂移层设为将提高杂质浓度的n型漂移区域与p型分割区域交替重复接合而构成的并联pn结构(例如，参考下列专利文献1～3)。这种结构的半导体元件中，即使并联pn结构的杂质浓度较高，截止状态时耗尽层也会从并联pn结构沿纵向延伸的各pn结开始沿横向扩展，将整个漂移层耗尽，因此可实现高耐压。

另一方面，采用具备二极管的半导体装置时，或者采用桥接电路那样利用MOSFET等中内置的内置二极管的电路时，要求即使二极管反向恢复过程中发生高di/dt，元件也不至破坏。作为这种问题的解决方法，已提出通过将元件边缘部的并联pn结构载流子寿命缩短到短于元件活性部的并联pn结构载流子寿命，并减少从元件边缘部向元件活性部流通的电流，从而提高破坏耐量(例如，参考下列专利文献4～7)。下列专利文献6已针对将二极管与MOSFET集成进行记载，但是未针对在与MOSFET耐压区域对置的漏极区域形成p型区域进行记载。

对如上述那样运用局部寿命技术的传统超结MOSFET的构成进行说明。图5是表示传统纵型MOSFET结构的剖面图。图5是下述专利文献5的图12。如图5所示，在背侧漏极电极113导电接触的低电阻n⁺漏极层101上设有第1并联pn结构的漏极漂移部102。在漏极漂移部102的表面层上选择性设有作为元件活性部121的高杂质浓度的p基极区域103。

漏极漂移部102与作为元件活性部121的多个井的p基极区域103的正下方部分大致相当，其采用第1并联pn结构，所述第1并联pn结构以重复间距P101将沿基板厚度方向取向的层状纵型第1n型区域102a与沿基板厚度方向取向的层状纵型第1p型区域102b在基板沿面方向交替重复接合而成。第1并联pn结构的基板表面侧设有由p基极区域103、p⁺接触区域105、n⁺源极区域106、栅极绝缘膜107及栅极电极层108组成的MOS栅极(由金属-氧化膜-半导体组成的绝缘栅极)结构和源极电极110。符号109为层间绝缘膜。

漏极漂移部102的周围是由第2并联pn结构组成的元件边缘部122。元件边缘部122接在漏极漂移部102的第1并联pn结构后，以重复间距P101将沿基板厚度方向取向的层状纵型第2n型区域112a与沿基板厚度方向取向的层状纵型第2p型区域112b在基板沿面方向交替重复接合而成。第1并联pn结构与第2并联pn结构的重复间距P101大致相同，并且杂质浓度也大致相同。

第2并联pn结构的表面设有氧化膜115。氧化膜115上形成从源极电极110延长的场板电极FP，覆盖第2并联pn结构。元件边缘部122的外侧形成与n⁺漏极层101连接的n型沟道截断区域114，n型沟道截断区域114导电接触截断电极116。第2并联pn结构及n型沟道截断区域114为载流子寿命短于第1并联pn结构的区域(用影线表示的部分)。

现有技术文献

专利文献