[发明专利]CMOS晶体管的线性化方法有效
| 申请号： | 201380026541.5 | 申请日： | 2013-05-08 |
| 公开（公告）号： | CN104321968B | 公开（公告）日： | 2018-01-12 |
| 发明（设计）人： | J·M·亨斯利;F·M·莫敦 | 申请（专利权）人： | 美国亚德诺半导体公司 |
| 主分类号： | H03M1/34 | 分类号： | H03M1/34 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所11038 | 代理人： | 刘倜 |
| 地址： | 美国马*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及CMOS晶体管的线性化方法。采样模拟输入信号的电路可包括置于基板上的晶体管和耦合到晶体管的源极和漏极的采样电容。晶体管可置于耦合到地的基板上。晶体管的源极和漏极可置于晶体管的背栅极。模拟输入可提供到晶体管的源极和漏极之一，以及背栅极可接收局域低于地的值的背栅极电压。 | ||
| 搜索关键词： | cmos 晶体管 线性化 方法 | ||
【主权项】：
一种晶体管，包括：第一类型的掺杂材料的半导体材料制成的阱，所述阱耦合到背栅端子，分别耦合到互补于第一类型的第二类型的掺杂材料相应区域的源极和漏极端子，这些区域分别设置在所述阱内，并在源区和漏区之间延伸的区域中设置在半导体衬底上的栅极端子，其中，所述背栅端连接到参考电压源，所述参考电压源具有超过从源端子到漏极端子由晶体管携带的信号的电压限制的电压，并且当所述晶体管处于导通时，来自参考电压源的电压被提供到背栅端子，而当所述晶体管处于关闭时，来自参考电压源的电压不被提供到背栅端子。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美国亚德诺半导体公司，未经美国亚德诺半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201380026541.5/，转载请声明来源钻瓜专利网。
