[发明专利]CMOS晶体管的线性化方法

权利要求书

1.一种晶体管，包括：

第一类型的掺杂材料的半导体材料制成的阱，所述阱耦合到背栅端子，

分别耦合到互补于第一类型的第二类型的掺杂材料相应区域的源极和漏极端子，这些区域分别设置在所述阱内，并

在源区和漏区之间延伸的区域中设置在半导体衬底上的栅极端子，

其中，所述背栅端连接到参考电压源，所述参考电压源具有超过从源端子到漏极端子由晶体管携带的信号的电压限制的电压，并且当所述晶体管处于导通时，来自参考电压源的电压被提供到背栅端子，而当所述晶体管处于关闭时，来自参考电压源的电压不被提供到背栅端子。

2.根据权利要求1所述的晶体管，其中：

第一类型的掺杂材料是P型材料，

第二类型的掺杂材料的是N型材料，

要携带的信号在低参考电压和高参考电压之间变化，并且

所述参考电压源具有小于所述低参考电压的电位。

3.根据权利要求2所述的晶体管，其中所述低参考电压是接地。

4.根据权利要求1所述的晶体管：

第一类型的掺杂材料是N型材料，

第二类型的掺杂材料是P型材料，

要携带的信号在低参考电压和高参考电压之间变化，并且

所述参考电压源具有大于该高参考电压的电位。

5.根据权利要求4所述的晶体管，其中所述高参考电压是V_CC。

6.一种电路，包括：

MOSFET晶体管，包括源极端子、漏极端子、栅极端子和背栅端子，

耦合到所述源极端子的信号源，以产生在高和低电压极限之间变化的输入信号，

参考电压源，当所述晶体管处于导通时，所述参考电压源耦合到所述背栅端子，而当所述晶体管处于关闭时，所述参考电压源不耦合到背栅端子，所述参考电压源具有这样的电压，该电压超过所述信号源的电压限制之一。

7.根据权利要求6所述的电路，其中：

所述MOSFET晶体管是NMOS晶体管，以及

所述参考电压源具有低于信号源的低电压极限的电压。

8.根据权利要求6所述的电路，其中：

所述MOSFET晶体管是PMOS晶体管，以及

所述参考电压源具有高于信号源的高电压极限的电压。

9.根据权利要求6所述的电路，进一步包括：

门控制器，耦合到MOSFET晶体管的栅极，其选择性地打开和关闭所述MOSFET晶体管。

10.一种用于采样模拟输入信号的电路，其包括：

设置在耦合到地的基板上的晶体管，源极和漏极设置在所述晶体管的背栅极中，模拟输入被提供给所述晶体管的源极与漏极中的一个，以及所述背栅极接收具有低于地的值的背栅电压，其中当所述晶体管导通时，所述背栅电压被提供，当所述晶体管关闭时，不提供所述背栅电压；和

采样电容器，耦合到晶体管的源极和漏极中的一个。

11.根据权利要求10的用于采样模拟输入信号的电路，进一步包括：

耦合在晶体管的源极和栅极之间的自举电路，以降低在晶体管的漏极和源极之间形成的导通电阻的非线性性质。

12.根据权利要求10的用于采样模拟输入信号的电路，其中所述背栅电压在电路工作期间连续地提供。

13.根据权利要求10的用于采样模拟输入信号的电路，其中65纳米或更小的技术被用于所述晶体管。

14.一种用于采样模拟输入信号的电路，包括：

设置在耦合到地的基板上的晶体管，源极和漏极设置在所述晶体管的背栅极中，模拟输入被提供给所述晶体管的源极与漏极中的一个，以及所述背栅极接收具有高于输入信号的高电压极限值的背栅极电压；和

采样电容器，耦合到所述晶体管的源极和漏极中的一个。

15.根据权利要求14的用于采样模拟输入信号的电路，进一步包括：

耦合在所述晶体管的源极和栅极之间的自举电路，以降低在所述晶体管的漏极和源极之间形成的导通电阻的非线性性质。

16.根据权利要求14的用于采样模拟输入信号的电路，其中所述背栅电压在电路工作期间连续地提供。