[发明专利]设计及仿真系统、装置及方法

摘要

一种设计及仿真系统、装置及方法。其中的验证模块包括多个场域可程序门阵列、高性能收发器以及储存装置，验证模块用以对电子电路设计的时序和状态进行除错。各个场域可程序门阵列具有信号值压缩电路以及千兆位收发器，以增加各个场域可程序门阵列的扇出。以太网络套接字接口使远程软件，可对处理器指令进行除错。

主权项

一种设计及仿真系统，用以设计及仿真一嵌入式处理器设计，其特征在于，该系统包括：一验证模块，包括：一接口，用以连接至一用户工作站；至少一场域可编程逻辑设备，该至少一场域可编程逻辑设备组态为一嵌入式逻辑分析仪知识产权电路说明；至少一通道接口，该通道接口用于传输一第一频率和一用户信号压缩；及多个千兆位收发器；以及至少一单芯片系统分区逻辑模块，该至少一单芯片系统分区逻辑模块耦合至该验证模块的该至少一通道接口，各个单芯片系统分区逻辑模块包括：多个场域可编程逻辑设备，用以仿真一用户设计；其中各个场域可编程逻辑设备包括一通道，该通道包括一电路，该电路耦合到至少一通道接口，该通道接口用于传输一第二频率和一用户信号压缩；藉此，分配给其中一场域可编程逻辑设备的其中一部分的该用户设计，经由该多个千兆位收发器，而和分配给其他场域可编程逻辑设备的其他部分的该用户设计通讯；及至少一场域可编程逻辑设备，其是组态成一处理器，并耦合至各个其他场域可编程逻辑设备的该通道接口的该电路。