[发明专利]设计及仿真系统、装置及方法

说明书

技术领域

本发明涉及一种设计及仿真系统、装置及方法，特别涉及一种关于电子电路设计的自动化和验证技术。特别地，本发明是关于电子电路设计的自动化和验证技术，该电子电路设计的自动化和验证技术特别适用于单芯片系统(System-on-a-chip，SoC)型电子电路。

背景技术

为了让原型专用集成电路(Prototype Application Specific Integrated Circuit)被制作为屏蔽式门阵列(Masked Gate Arrays)或标准组件(Standard Cell)，在惯例上，会运用厂商如XiIinX和Altera，所提供的场域可程序门阵列(Field Programmable Gate Array，FPGA)装置以进行制作。然而，场域可程序门阵列装置的引脚(Pin)有限，因此在对不正确的设计除错时，其引脚的限制会造成障碍。个体式的场域可程序门阵列，可通过嵌入式逻辑分析仪(Logic Analyzer)知识产权(Intellectual Property，IP)，以加强可观测性(Observability)，但是选路(Routing)和逻辑资源(Logic Source)的成本，会对可达成自动布局选路(Placed and Routed)的用户逻辑(User Logic)的数量，产生负面影响。另外，被进行除错的单一个场域可程序门阵列，可以连接至一计算机主机，以通过计算机主机进行控制和显示；但是，两个以上的场域可程序门阵列难以共同作业，并且难以连接至多个分离的计算机主机。

已知的场域可程序门阵列是用于原型(Prototype)的大型电子电路，以及用做于除错的方法和工具，该些除错的方法和工具用以对任一场域可程序门阵列上的信号除错。该些工具会向各个场域可程序门阵列，要求大量的选路和逻辑资源，使得该各个场域可程序门阵列不再适用于原型。

对一个复杂的、具备多个场域可程序门阵列的电子电路除错，会产生问题。对一个需要多个场域可程序门阵列的原型，所具有的各个场域可程序门阵列进行仿真，是可行的；但是对一个跨越了两个场域可程序门阵列之间的边界的问题进行解析，是非常困难的。另外，已知的单一芯片的场域可程序门阵列的除错方案，皆无法等比例调整(Scale)。

第一代系统控制一场域可程序门阵列，用以编译并传送可被观察的信号到外部引脚。但是，场域可程序门阵列内的输入和输出的引脚，经常被用作为边界资源(Bounding Resource)，且功能块(Functional Block)可能不完全适用于具有较少引脚的场域可程序门阵列。

第二代系统嵌入一简易的内部逻辑分析仪，以引发一个简单的逻辑方程式，并传递一小型事件序列。在多个实际例子中，这种内部逻辑分析仪被期许能发挥作用，但是其功效不如预期。

第三代系统结合了多个场域可程序门阵列，但只让其中一个场域可程序门阵列可被探测。它只能对刚好发生在同一区域的设计之中的问题，进行除错。它无法对跨越了场域可程序门阵列的分区的问题，进行处理。

最近，四种高性能收发器的机型已被导入，以解决不同的需求：Artix-7FPGAs的GTP机型(6.6Gb/s)，在极低成本的组件中，提供主流低功耗连接性(Mainstream Low Power Connectivity)；Kintex-7和Virtex-7FPGAs的GTX机型(12.5Gb/s)，提供成本效益(Cost Effective)为12.5Gb/s的光学和背板的应用；VirteX-7FPGAs的GTH机型(13.1Gb/s)，提供有线的光传输单元(Optical Transport Unit，OTU)里的增强型前向揪错机制(Enhanced Forward Error Correction，EFEC)，所需的25%开销(Overhead)，并提供低功耗的高效能背板应用；Virtex-7HT FPGAs的GTZ机型(28.05Gb/s)，启用了带宽为100-400G的应用，该应用可支持主要高速串联(Major High-Speed Serial)和光通讯协议(Optical Protocol)。如同众所周知的，ArtiX、KinteX以及VirteX，均为其各自所有者所拥有的商标。该些商标并非限定用于所举例的市售的千兆位收发器(Gigabit Transceiver)上。在本发明里，千兆位收发器可以是任何上述物品或等效物品，其不受任何局限。