[发明专利]设计及仿真系统、装置及方法

权利要求书

1.一种设计及仿真系统，用以设计及仿真一嵌入式处理器设计，其特征在于，该系统包括：

一验证模块，包括：

一接口，用以连接至一用户工作站；

至少一场域可编程逻辑设备，该至少一场域可编程逻辑设备组态为一嵌入式逻辑分析仪知识产权电路说明；

至少一通道接口，该通道接口用于传输一第一频率和一用户信号压缩；及

多个千兆位收发器；以及

至少一单芯片系统分区逻辑模块，该至少一单芯片系统分区逻辑模块耦合至该验证模块的该至少一通道接口，各个单芯片系统分区逻辑模块包括：

多个场域可编程逻辑设备，用以仿真一用户设计；其中各个场域可编程逻辑设备包括一通道，该通道包括一电路，该电路耦合到至少一通道接口，该通道接口用于传输一第二频率和一用户信号压缩；藉此，分配给其中一场域可编程逻辑设备的其中一部分的该用户设计，经由该多个千兆位收发器，而和分配给其他场域可编程逻辑设备的其他部分的该用户设计通讯；及

至少一场域可编程逻辑设备，其是组态成一处理器，并耦合至各个其他场域可编程逻辑设备的该通道接口的该电路。

2.根据权利要求1所述的设计及仿真系统，其特征在于，该通道接口包括：一频率信号控制器，以及多个千兆位收发器背板功能块。

3.根据权利要求1所述的设计及仿真系统，其特征在于，该通道接口包括：一频率信号控制器，以及一千兆位收发器光学接口电路。

4.根据权利要求1所述的设计及仿真系统，其特征在于，该通道的该电路会将一信号逻辑值写入至一储存装置，并对一信号值和先前写入至该储存装置的该信号逻辑值进行比较。

5.根据权利要求4所述的设计及仿真系统，其特征在于，其中当该信号值符合该信号逻辑值时，该各个通道的该电路对该通道接口传输一地址，该地址是储存了该信号逻辑值的该储存装置的地址。

6.根据权利要求1所述的设计及仿真系统，其特征在于，其中该各个通道接口的该电路对该通道接口传输一信号值和一地址，该地址是储存了该信号值的一储存装置的地址。

7.根据权利要求1所述的设计及仿真系统，其特征在于，其中该验证模块更包括：一储存装置，用以储存用户信号逻辑值压缩，该储存装置通信得耦合至一场域可编程逻辑设备，该场域可编程逻辑设备包括一嵌入式逻辑分析仪。

8.一种设计及仿真装置，包括一印刷电路板，其特征在于，该装置包括：

一接口，用以连接至一用户工作站；

至少一场域可编程逻辑设备，该至少一场域可编程逻辑设备组态为一嵌入式逻辑分析仪知识产权电路说明；

至少一通道接口，该通道接口用于传输一第一频率和一用户信号压缩；

至少一其他的场域可编程逻辑设备，用以仿真一用户设计；其中各个场域可编程逻辑设备包括：

多个千兆位收发器；

一千兆位以太网络接口，用以进行远程软件除错；

一通道，该通道包括一电路，该电路耦合到至少一通道接口，该通道接口用于传输一第二频率和一用户信号压缩；藉此，分配给其中一场域可编程逻辑设备的其中一部分的该用户设计，和分配给其他场域可编程逻辑设备的其他部分的该用户设计通讯；以及

至少一场域可编程逻辑设备，组态成用以执行一进阶精简指令集机器处理器的软件指令。

9.根据权利要求8所述的设计及仿真装置，其特征在于，其中被组态为该嵌入式逻辑分析仪知识产权电路说明的该嵌入式逻辑分析仪，耦合至一电路，该电路用以由一储存装置，接收一用户信号压缩地址、读取一信号值，以及传送该信号值到该用户工作站或一远程除错件。

10.根据权利要求9所述的设计及仿真装置，其特征在于，其中当该信号值被预先储存至该储存装置时，该通道的该电路传递一地址。