[发明专利]一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法

摘要

本发明属于机载座舱显示系统领域，特别是一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法。一种基于NiosⅡ的低成本机载显示器图形生成装置，包括FPGA、集成于FPGA内部的NiosⅡ软核微处理器、程序存储器、逻辑存储器、第一帧存1、第二帧存2、数模转换芯片和显示器。本发明结构简单，成本低廉，无需专门的硬件CPU芯片，只使用单独一片SOPC芯片即可，实现了基于NiosⅡ软核微处理器的低成本机载显示器图形实时生成，可以使显示分辨率不超过640×480的机载低成本显示器图形生成电路大大简化，产品功耗和体积都有所减小，有效地降低了产品的成本。

主权项

一种基于NiosⅡ的低成本机载显示器图形生成装置，其特征在于：包括FPGA、集成于FPGA内部的NiosⅡ软核微处理器、程序存储器、逻辑存储器、第一帧存1、第二帧存2、数模转换芯片和显示器；所说的NiosⅡ软核微处理器集成在SOPC内部，通过SOPC内部的AVALON总线与程序存储器相连，上电后从程序存储器获得图形生成程序，通过SOPC内部的AVALON总线与与第一帧存1、第二帧存2相连，将图形生成程序生成的图形像素点数据传递到第一帧存1和第二帧存2中；通过SOPC内部的AVALON总线与SOPC片上RAM相连，使用片上RAM作为图形生成程序运行时的动态内存；所说的FPGA与第一帧存1和第二帧存2相连，工作时按照标准视频发生时序读取第一帧存1和第二帧存2中的内容，处理后传递到数模转换芯片以供显示；与逻辑存储器相连，上电时从逻辑存储器中读取FPGA配置逻辑；与数模转换芯片相连，将带显示的图形像素点传递到数模转换芯片用于显示；与NiosⅡ软核微处理器相连，通过并行I/O口与NiosⅡ软核微处理器交互帧存操作状态，并控制NiosⅡ软核微处理器对帧存的写操作时序；所说的程序存储器与NiosⅡ软核微处理器相连，存储图形生成程序，上电时传递给NiosⅡ软核微处理器；所说的逻辑存储器与FPGA相连，将FPGA配置逻辑传递给FPGA；所说的第一帧存1和第二帧存2与与NiosⅡ软核微处理器相连，存储NiosⅡ软核微处理器生成的图形像素点数据，与FPGA相连，将图形像素点数据传递给FPGA处理显示；所说的数模转换芯片与显示器相连，数模转换芯片将FPGA处理后的图形像素点数据转换成视频信号传递给显示器显示。