[发明专利]一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法无效
申请号: | 201310625426.1 | 申请日: | 2013-11-28 |
公开(公告)号: | CN103744632A | 公开(公告)日: | 2014-04-23 |
发明(设计)人: | 郭超;曹峰;高伟林 | 申请(专利权)人: | 苏州长风航空电子有限公司 |
主分类号: | G06F3/14 | 分类号: | G06F3/14 |
代理公司: | 中国航空专利中心 11008 | 代理人: | 杜永保 |
地址: | 215151 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 nios 低成本 机载 显示器 图形 生成 装置 及其 方法 | ||
1.一种基于NiosⅡ的低成本机载显示器图形生成装置,其特征在于:
包括FPGA、集成于FPGA内部的NiosⅡ软核微处理器、程序存储器、逻辑存储器、第一帧存1、第二帧存2、数模转换芯片和显示器;
所说的NiosⅡ软核微处理器集成在SOPC内部,通过SOPC内部的AVALON总线与程序存储器相连,上电后从程序存储器获得图形生成程序,通过SOPC内部的AVALON总线与与第一帧存1、第二帧存2相连,将图形生成程序生成的图形像素点数据传递到第一帧存1和第二帧存2中;通过SOPC内部的AVALON总线与SOPC片上RAM相连,使用片上RAM作为图形生成程序运行时的动态内存;
所说的FPGA与第一帧存1和第二帧存2相连,工作时按照标准视频发生时序读取第一帧存1和第二帧存2中的内容,处理后传递到数模转换芯片以供显示;与逻辑存储器相连,上电时从逻辑存储器中读取FPGA配置逻辑;与数模转换芯片相连,将带显示的图形像素点传递到数模转换芯片用于显示;与NiosⅡ软核微处理器相连,通过并行I/O口与NiosⅡ软核微处理器交互帧存操作状态,并控制NiosⅡ软核微处理器对帧存的写操作时序;
所说的程序存储器与NiosⅡ软核微处理器相连,存储图形生成程序,上电时传递给NiosⅡ软核微处理器;
所说的逻辑存储器与FPGA相连,将FPGA配置逻辑传递给FPGA;
所说的第一帧存1和第二帧存2与与NiosⅡ软核微处理器相连,存储NiosⅡ软核微处理器生成的图形像素点数据,与FPGA相连,将图形像素点数据传递给FPGA处理显示;
所说的数模转换芯片与显示器相连,数模转换芯片将FPGA处理后的图形像素点数据转换成视频信号传递给显示器显示。
2.一种基于NiosⅡ的低成本机载显示器图形生成方法,其特征是,包括以下步骤:
步骤1:装置上电,执行系统初始化工作,完成各外设、全局变量等初始化操作;执行完成后,执行步骤2;
步骤2:NiosⅡ软核微处理器读取当前的数据帧存储器是否可写的状态标志;读取完成后,执行步骤3;
步骤3:NiosⅡ软核微处理器检查当前的数据帧存储器是否可写;如果不可写,继续执行步骤2,直到数据帧存储器可写;如果可写,执行步骤4;
步骤4:NiosⅡ软核微处理器根据图形生成任务完成图形生成操作,完成后执行步骤5;
步骤5:NiosⅡ软核微处理器在完成步骤4的帧存写操作后,置帧存写操作完成指令,然后执行步骤6;
步骤6:FPGA读到步骤5中NiosⅡ软核微处理器置的帧存写操作完成标志后,从另一个帧存中读取存储的图形像素点数据,并按照标准视频产生时序对这些像素点进行处理;处理完成后,执行步骤7;
步骤7:FPGA处理完成的像素点数据经过数模转换芯片进行AD转换后,输出至显示器显示;执行完成后,执行步骤8;
步骤8:FPGA完成上述操作后,将当前帧存的操作状态置为可写,以供NiosⅡ软核微处理器在下次图形生成时可用。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于苏州长风航空电子有限公司,未经苏州长风航空电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310625426.1/1.html,转载请声明来源钻瓜专利网。