[发明专利]一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法

说明书

技术领域

本发明属于机载座舱显示系统领域，特别是一种基于NiosⅡ的低成本机载显示器图形生成装置及其方法。

背景技术

大屏幕化是未来飞机座舱显示的发展方向，针对这一趋势，机载显示器的图形生成装置由以DSP（Digital Signal Processing，数字信号处理器）+FPGA（Field Programmable Gate Array，现场可编程门阵列）架构为核心的生成技术逐渐向以GPU（Graphic Processing Unit，图图形处理单元）为核心的图形生成技术方向转变。采用DSP+FPGA的图形硬件加速架构，或者使用专用GPU图形生成芯片，都可以产生高分辨率的机载显示器图形，但随之带来的是成本的增加以及功耗的不断上升，这显然无法满足低功耗、低成本显示器的要求。在某些低成本的机载显示器应用场合，需要一种新的图形生成装置来满足机载显示器图形生成的需要。

SOPC(System On Programmable Chip)即可编程片上系统，或者说是基于大规模FPGA的单片系统，是美国Altera公司于2000年提出的。它至少包含一个嵌入式处理器内核，具有小容量片内高速RAM资源和丰富的IP核资源可供选择，提供了FPGA编程接口，有足够的片上可编程逻辑资源。SOPC完全可能将一个电子系统集成到一片FPGA中，为SOC的实现提供了一种简单易行而又成本低廉的手段。

使用以NiosⅡ软核微处理器为核心的Altera公司的SOPC系统，搭建机载显示器图形发生的硬件平台，使用NiosⅡ软核进行机载显示器图形的生成，可以满足低成本、低功耗和小体积的应用场合。

发明内容

本发明要解决的技术问题：

为克服当前大屏幕、高分辨率机载显示器因功耗大、成本高、体积大而无法满足低功耗、小体积、低成本应用场合的缺点，本发明提供一种图形生成装置及其方法，该装置采用SOPC系统包含的NiosⅡ软核微处理器+FPGA的硬件架构，通过NiosⅡ软核微处理器完成机载显示器的图形生成，可以有效提高机载显示器的成本、体积和功耗。

本发明的技术方案：

一种基于NiosⅡ的低成本机载显示器图形生成装置，包括FPGA、集成于FPGA内部的NiosⅡ软核微处理器、程序存储器、逻辑存储器、第一帧存1、第二帧存2、数模转换芯片和显示器。

所说的NiosⅡ软核微处理器集成在SOPC内部，通过SOPC内部的AVALON总线与程序存储器相连，上电后从程序存储器获得图形生成程序，通过SOPC内部的AVALON总线与与第一帧存1、第二帧存2相连，将图形生成程序生成的图形像素点数据传递到第一帧存1和第二帧存2中；通过SOPC内部的AVALON总线与SOPC片上RAM相连，使用片上RAM作为图形生成程序运行时的动态内存；

所说的FPGA与第一帧存1和第二帧存2相连，工作时按照标准视频发生时序读取第一帧存1和第二帧存2中的内容，处理后传递到数模转换芯片以供显示。与逻辑存储器相连，上电时从逻辑存储器中读取FPGA配置逻辑。与数模转换芯片相连，将带显示的图形像素点传递到数模转换芯片用于显示；与NiosⅡ软核微处理器相连，通过并行I/O口与NiosⅡ软核微处理器交互帧存操作状态，并控制NiosⅡ软核微处理器对帧存的写操作时序；

所说的程序存储器与NiosⅡ软核微处理器相连，存储图形生成程序，上电时传递给Nios Ⅱ软核微处理器；

所说的逻辑存储器与FPGA相连，将FPGA配置逻辑传递给FPGA；

所说的第一帧存1和第二帧存2与与NiosⅡ软核微处理器相连，存储NiosⅡ软核微处理器生成的图形像素点数据，与FPGA相连，将图形像素点数据传递给FPGA处理显示；

所说的数模转换芯片与显示器相连，数模转换芯片将FPGA处理后的图形像素点数据转换成视频信号传递给显示器显示。

一种基于NiosⅡ的低成本机载显示器图形生成方法，包括以下步骤：

步骤1：装置上电，执行系统初始化工作，完成各外设、全局变量等初始化操作。执行完成后，执行步骤2；

步骤2：NiosⅡ软核微处理器读取当前的数据帧存储器是否可写的状态标志。读取完成后，执行步骤3；

步骤3：NiosⅡ软核微处理器检查当前的数据帧存储器是否可写。如果不可写，继续执行步骤2，直到数据帧存储器可写。如果可写，执行步骤4；

步骤4：NiosⅡ软核微处理器根据图形生成任务完成图形生成操作，完成后执行步骤5；