[发明专利]具有主存储单元和需要预设操作的辅存储单元的半导体设备无效
| 申请号： | 201310425360.1 | 申请日： | 2009-12-17 |
| 公开（公告）号： | CN103559905A | 公开（公告）日： | 2014-02-05 |
| 发明（设计）人： | 潘弘柏 | 申请（专利权）人： | 莫塞德技术公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C16/06;G11C7/20;G11C8/08;G11C8/10 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 11280 | 代理人： | 王勇 |
| 地址： | 加拿大*** | 国省代码： | 加拿大;CA |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于将输入数据传输到非易失性存储器设备的半导体设备。该半导体设备包括包含多个数据单元的虚拟页面缓冲器；包括对应的多个数据单元的屏蔽缓冲器；控制逻辑电路，用于（i）当接收到触发时将每个屏蔽缓冲器数据单元设置为第一逻辑状态；（ii）将输入数据写入所选虚拟页面缓冲器数据单元；和（iii）将与所选虚拟页面缓冲器数据单元相对应的那些屏蔽缓冲器数据单元设置为不同逻辑状态；屏蔽逻辑电路，配置为通过对于每个虚拟页面缓冲器数据单元将从该虚拟页面缓冲器数据单元读取的数据和对应屏蔽缓冲器数据单元的逻辑状态组合在一起来产生屏蔽的输出数据；和输出接口，配置为向该非易失性存储器设备释放该屏蔽的输出数据。 | ||
| 搜索关键词： | 具有 主存 单元 需要 预设 操作 存储 半导体设备 | ||
【主权项】：
一种计算机可读存储介质，用于存储在被处理时用于提供半导体设备的指令，该半导体设备被配置为：保持包括多个数据单元的虚拟页面缓冲器；保持包括多个数据单元的屏蔽缓冲器，该屏蔽缓冲器的每个数据单元对应于该虚拟页面缓冲器的相应一个数据单元；当接收到触发时设置该屏蔽缓冲器的每个数据单元为第一逻辑状态；向该虚拟页面缓冲器的所选数据单元中写数据并且将与该虚拟页面缓冲器的该所选数据单元相对应的该屏蔽缓冲器的那些数据单元设置为与该第一逻辑状态不同的第二逻辑状态；通过对于该虚拟页面缓冲器的每个数据单元组合从该虚拟页面缓冲器的每个数据单元读取的数据和该屏蔽缓冲器的该对应一个数据单元的该逻辑状态，来提供屏蔽的输出数据；和向该非易失性存储器设备释放该屏蔽的输出数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于莫塞德技术公司，未经莫塞德技术公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310425360.1/，转载请声明来源钻瓜专利网。
