[发明专利]非易失性半导体存储装置在审
| 申请号： | 201310403346.1 | 申请日： | 2013-09-06 |
| 公开（公告）号： | CN104064216A | 公开（公告）日： | 2014-09-24 |
| 发明（设计）人： | 镰田义彦;田畑浩司;滨野伦行 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 陈海红;段承恩 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据一个实施方式，提供一种非易失性半导体存储装置，包括：存储单元阵列、多个位线、多个字线及具有多个读出放大器的读出放大器电路。上述多个读出放大器的各个具有能够保持数据的锁电路及检测部，向位线施加第1电压、或比上述第1电压更高的第2电压的任一个。上述读出放大器的各个作为第3电压向上述位线施加上述第1电压或上述第2电压的任一个，并且向上述检测部传送上述第3电压。 | ||
| 搜索关键词： | 非易失性 半导体 存储 装置 | ||
【主权项】：
一种非易失性半导体存储装置，其特征在于，包括：包含多个存储器单元的存储单元阵列；与上述多个存储器单元分别电连接的多个位线；与上述多个存储器单元的多个栅极分别电连接的多个字线；具有与多个位线分别电连接的多个读出放大器的读出放大器电路，其中，上述多个读出放大器的各个包括能够保持数据的锁电路及检测部，向位线施加第1电压、或比上述第1电压更高的第2电压的任一个；其中，上述读出放大器作为第3电压向上述位线施加上述第1电压或上述第2电压的任一个，并且向上述检测部传送上述第3电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310403346.1/，转载请声明来源钻瓜专利网。
- 上一篇：外延GaN的串联式PIN结构β辐照电池及其制备方法
- 下一篇：一种照明U盘
