[发明专利]非易失性半导体存储装置

权利要求书

1.一种非易失性半导体存储装置，其特征在于，包括：

包含多个存储器单元的存储单元阵列；

与上述多个存储器单元分别电连接的多个位线；

与上述多个存储器单元的多个栅极分别电连接的多个字线；

具有与多个位线分别电连接的多个读出放大器的读出放大器电路，其中，上述多个读出放大器的各个包括能够保持数据的锁电路及检测部，向位线施加第1电压、或比上述第1电压更高的第2电压的任一个；

其中，上述读出放大器作为第3电压向上述位线施加上述第1电压或上述第2电压的任一个，并且向上述检测部传送上述第3电压。

2.如权利要求1所述的装置，其特征在于，

上述读出放大器能够向上述位线施加比上述第2电压更大的第4电压；

在写入操作时，相邻的位线的电位为第1电压的场合，上述读出放大器向上述位线施加上述第4电压。

3.如权利要求2所述的装置，其特征在于，

还包括：生成上述第4电压及向上述多个字线之内选择的字线传送的写入电压的泵电路；

上述存储单元阵列包括多个串，各串通过多个上述存储单元的一部分及选择晶体管构成；

在上述写入操作中，施加上述写入电压之前向上述选择晶体管的栅极供给将上述选择晶体管截止的电压，向位线施加比上述第4电压更低的电压。

4.如权利要求3所述的装置，其特征在于，

上述读出放大器包括能够与上述位线连接的电容元件；

上述读出放大器按照内部时钟信号向上述电容元件施加第5电压。

5.如权利要求4所述的装置，其特征在于，

上述多个位线包括第1位线、和第2位线；

上述读出放大器对于上述第1位线施加上述锁电路保持的上述写入数据对应的上述第3电压或上述第4电压的任一个；

上述读出放大器对于上述第2位线施加上述第1电压。

6.如权利要求5所述的装置，其特征在于，

在上述第2位线本身不发生漏泄电流的场合，向其位线传送上述第4电压。

7.如权利要求1所述的装置，其特征在于，

上述读出放大器包括能够与上述位线连接的电容元件；

上述读出放大器按照内部时钟信号向上述电容元件供给第5电压。

8.如权利要求1所述的装置，其特征在于，

还包括：输出上述控制信号的控制部；

通过来自上述控制部的上述控制信号来控制上述读出放大器。

9.一种非易失性半导体存储装置，其特征在于，包括：

包含多个存储器单元的存储单元阵列；

与上述多个存储器单元分别电连接的多个位线；

与上述多个存储器单元的多个栅极分别电连接的多个字线；

具有与多个位线分别电连接的多个读出放大器的读出放大器电路，其中，上述多个读出放大器的各个包括能够保持数据的锁电路及检测部，向位线施加第1电压、或比上述第1电压高的第2电压的任一个；

其中，上述读出放大器作为第3电压向上述位线传送上述第1电压或上述第2电压的任一个，并且向上述检测部施加上述第3电压；

上述读出放大器能够向上述位线传送比上述第2电压更大的第4电压，在写入操作时，相邻的位线的电位为上述第1电压的场合，上述读出放大器向上述位线施加上述第4电压；

上述多个位线包括第1位线、和第2位线；

上述读出放大器对于上述第1位线传送上述锁电路保持的上述写入数据对应的上述第3电压或上述第4电压的任一个；

上述读出放大器对于上述第2位线传送上述第1电压。

10.如权利要求9所述的装置，其特征在于，

还包括：基于内部电压生成上述第4电压及向上述多个字线之内选择的字线传送的写入电压的泵电路；

上述存储单元阵列包括多个串，各串通过多个上述存储单元的各列及所述各列对应的选择晶体管构成；

在上述写入操作中，施加上述写入电压之前将上述选择晶体管截止，向位线施加比上述第4电压更低的电压。

11.如权利要求10所述的装置，其特征在于，

上述读出放大器包括能够与上述位线连接的电容元件；

上述读出放大器按照内部时钟信号向上述电容元件供给第5电压。