[发明专利]存储器控制电路与控制存储器模块的数据读取程序的方法有效
申请号: | 201310364500.9 | 申请日: | 2013-08-20 |
公开(公告)号: | CN104424984B | 公开(公告)日: | 2017-05-24 |
发明(设计)人: | 余俊锜;张志伟;黄胜国 | 申请(专利权)人: | 瑞昱半导体股份有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10 |
代理公司: | 隆天知识产权代理有限公司72003 | 代理人: | 张然,李昕巍 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示公开了一种存储器控制电路及控制存储器模块的数据读取程序的方法。于该数据读取程序中,该存储器模块系传送一数据信号及用来还原该数据信号的一数据触发信号,该数据触发信号包含一前置部分,该方法包含控制该存储器模块的一阻抗匹配电路,使该数据触发信号于该前置部分之前维持于一固定电平;产生一时脉;依据该时脉产生一致能信号;依据该致能信号取样该数据触发信号,以产生一取样结果;依据该取样结果调整该致能信号的致能时间点;以及依据该致能信号启动还原该数据信号的程序。 | ||
搜索关键词: | 存储器 控制电路 控制 模块 数据 读取 程序 方法 | ||
【主权项】:
一种存储器控制电路,用来控制一存储器模块的一数据读取程序,于该数据读取程序中,该存储器模块传送一数据信号及用来还原该数据信号的一数据触发信号至该存储器控制电路,该数据触发信号包含一前置部分,该存储器控制电路包含:一时脉产生电路,用来产生一时脉;一控制单元,耦接该存储器模块及该时脉产生电路,用来控制该存储器模块的一阻抗匹配电路及依据该时脉产生一致能信号;以及一取样电路,耦接该控制单元,用来依据该致能信号取样该数据触发信号,以产生一取样结果;其中,该控制单元先控制该阻抗匹配电路以使得该数据触发信号于该前置部分之前维持于一固定电平,再控制该取样电路依据该致能信号取样该数据触发信号,并且依据该取样结果调整该致能信号的致能时间点,并依据该致能信号启动还原该数据信号的程序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司,未经瑞昱半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310364500.9/,转载请声明来源钻瓜专利网。
- 上一篇:一种串行接口NAND闪存单元
- 下一篇:磁盘驱动器悬架