[发明专利]图案化的方法及存储器元件的形成方法有效
| 申请号: | 201310176237.0 | 申请日: | 2013-05-14 |
| 公开(公告)号: | CN104022021A | 公开(公告)日: | 2014-09-03 |
| 发明(设计)人: | 蔡仁祥 | 申请(专利权)人: | 华邦电子股份有限公司 |
| 主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/77 |
| 代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 曹玲柱 |
| 地址: | 中国台湾台*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | 一种存储器元件的形成方法。提供基底,基底具有至少二单元区与至少一周边区,周边区位于单元区之间。在基底上依序形成目标层、牺牲层及第一掩模层,其中第一掩模层具有位于单元区中的多个第一掩模图案及位于周边区中的多个第二掩模图案。以第一掩模层为掩模,移除部分牺牲层,以形成多个牺牲图案。在各牺牲图案的各侧壁上形成间隙壁。移除牺牲图案。至少移除周边区中的间隙壁。在单元区上形成第二掩模层。以第二掩模层与剩余的间隙壁为掩模,移除部分目标层,以在单元区上形成多个字线,且在邻近周边区的部分单元区上形成多个选择栅极。 | ||
| 搜索关键词: | 图案 方法 存储器 元件 形成 | ||
【主权项】:
一种图案化的方法,其特征在于,包括:提供一基底,上述基底具有第一区域与第二区域;在上述基底上依序形成目标层、牺牲层及第一掩模层,其中上述第一掩模层具有位于上述第一区域中的多个第一掩模图案以及位于上述第二区域中的多个第二掩模图案;以上述第一掩模层为掩模,移除部分上述牺牲层,以形成多个牺牲图案;移除上述第一掩模层;在各牺牲图案的各侧壁上形成间隙壁;移除上述牺牲图案;至少移除上述第二区域中的上述间隙壁;在上述基底上形成第二掩模层,覆盖邻近上述第二区域的部分上述第一区域;以上述第二掩模层与剩余的上述间隙壁为掩模,移除部分上述目标层,以在上述第一区域上形成多个第一目标图案,且在邻近于上述第二区域的部分上述第一区域上形成第二目标图案;以及移除上述第二掩模层与剩余的上述间隙壁。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201310176237.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种用于加工安全鞋头高强度聚酰胺树脂合金材料
- 下一篇:一种枸杞祛疤香皂
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造





