[发明专利]图案化的方法及存储器元件的形成方法

说明书

技术领域

本发明是有关于一种半导体工艺及半导体元件的形成方法，且特别是有关于一种图案化的方法及存储器元件的形成方法。

背景技术

非挥发性存储器具有可多次进行数据的存入、读取、抹除等特性，且当断电时仍可保留已储存的信息，因而被广泛应用于个人计算机及消费性电子产品中。随着非挥发性存储器的积集度越来越高，非挥发性存储器的关键尺寸(critical dimension，CD)也越来越小。为了克服光刻工艺中光源分辨率的限制，已发展了一种间隙壁自对准双重图案化(spacer self-aligned double patterning，SADP)的方法，以增加元件的积集度。然而，现行技术在定义存储器的多个字线时，邻近周边区的字线的线宽会受到周边区的影响而不易精确控制至目标值，使得字线的关键尺寸均匀度(critical dimension uniformity，CDU)不佳，进而降低元件效能。

发明内容

本发明提供一种图案化的方法及存储器元件的形成方法，使得存储器的字线具有较佳的关键尺寸均匀度。

本发明提出一种图案化的方法。提供基底，基底具有第一区域及第二区域。在基底上依序形成目标层、牺牲层及第一掩模层，其中第一掩模层具有位于第一区域中的多个第一掩模图案以及位于第二区域中的多个第二掩模图案。以第一掩模层为掩模，移除部分牺牲层，以形成多个牺牲图案。移除第一掩模层。在各牺牲图案的各侧壁上形成间隙壁。移除牺牲图案。至少移除第二区域中的间隙壁。在基底上形成第二掩模层，覆盖邻近第二区域的部分第一区域。以第二掩模层与剩余的间隙壁为掩模，移除部分目标层，以在第一区域上形成多个第一目标图案，且在邻近于第二区域的部分第一区域形成第二目标图案。移除第二掩模层与剩余的间隙壁。

在本发明的一实施例中，上述第二目标图案的一侧边由剩余的上述间隙壁中的一个定义，另一侧边由上述第二掩模层定义。

在本发明的一实施例中，上述第一区为单元区，而上述第二区为周边区。

在本发明的一实施例中，上述基底还具有一第三区域，其中上述第二区域位于上述第一区域与上述第三区域之间。上述第一掩模层还具有位于上述第三区域中的多个第三掩模图案。上述第二掩模层还覆盖邻近上述第二区域的部分上述第三区域。此外，以上述第二掩模层与剩余的上述间隙壁为掩模，移除部分上述目标层，还包括在上述第三区域上形成多个第三目标图案，且上述第二目标图案还形成在邻近于上述第二区域的部分上述第三区域上。

在本发明的一实施例中，上述第一区与上述第三区为单元区，上述第二区为周边区

在本发明的一实施例中，上述第二目标图案的一侧边分别由剩余的上述间隙壁中的一个定义，另一侧边分别是由上述第二掩模层定义。

在本发明的一实施例中，上述的第一掩模图案及第三掩模图案具有相同线宽与相同间距。

在本发明的一实施例中，上述的第一掩模图案及第三掩模图案具有不同线宽或不同间距。

在本发明的一实施例中，上述的邻近第一区域的部分第二掩模图案与第一区域的第一掩模图案具有相同线宽与相同间距。

在本发明的一实施例中，上述的邻近第三区域的部分第二掩模图案与第三区域的第三掩模图案具有相同线宽与相同间距。

在本发明的一实施例中，上述的至少移除第二区域中的间隙壁的方法包括以下步骤。在基底上形成第三掩模层，覆盖部分第一区域与部分第三区域，以至少裸露出第二区域。以第三掩模层为掩模，移除第二区域中的间隙壁，并同时移除第一区域与第三区域中的部分间隙壁，以切断对应于牺牲图案末端的间隙壁的回路(loop)。移除第三掩模层。

在本发明的一实施例中，上述基底还具有第四区域，上述第一区域位于上述第二区域与上述第四区域之间。上述第一掩模层还具有位于上述第四区域中的多个第三掩模图案。上述第二掩模层还覆盖邻近上述第四区域的部分上述第一区域。以上述第二掩模层与剩余的上述间隙壁为掩模，移除部分上述目标层还包括在邻近于上述第四区域的部分上述第一区域上形成上述第二目标图案。

在本发明的一实施例中，上述第一区为单元区，上述第二区与上述第四区为周边区。

在本发明的一实施例中，上述第二目标图案的一侧边由剩余的上述间隙壁中的一个定义，另一侧边由上述第二掩模层定义。

在本发明的一实施例中，邻近上述第一区域的部分上述第二掩模图案以及邻近上述第四区域的部分上述第三掩模图案，与上述第一区域的上述第一掩模图案具有相同线宽与相同间距。