[发明专利]一种存储器阵列结构及其操作方法有效
| 申请号： | 201310098135.1 | 申请日： | 2013-03-25 |
| 公开（公告）号： | CN103177752A | 公开（公告）日： | 2013-06-26 |
| 发明（设计）人： | 俞冰;亚历山大;郝福亨 | 申请（专利权）人： | 西安华芯半导体有限公司 |
| 主分类号： | G11C7/18 | 分类号： | G11C7/18 |
| 代理公司： | 西安西交通盛知识产权代理有限责任公司 61217 | 代理人： | 田洲 |
| 地址： | 710055 陕西省西安*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种存储器阵列结构及其操作方法，将存储器阵列的两个边界模块平均拆分，再在平均拆分后的两个小模块之间加入灵敏放大器；小模块与相邻中间正常存储阵列模块之间的灵敏放大器工作时，将边界处拆分的两个小模块的位线通过MOS管连接，使得小模块与相邻中间正常存储阵列模块之间的灵敏放大器工作时，基准位线和读出位线相同，以提高稳定性。本发明结构相较于现有结构的高度减少了一个正常存储阵列模块的高度减去一个灵敏放大器的高度。 | ||
| 搜索关键词： | 一种 存储器 阵列 结构 及其 操作方法 | ||
【主权项】：
一种存储器阵列结构，其特征在于，包括依次排列的第一边界存储阵列模块（10）、第二边界存储阵列模块（12）、若干中间存储阵列模块、第三边界存储阵列模块（18）和第四边界存储阵列模块（20）；第一边界存储阵列模块（10）和第二边界存储阵列模块（12）之间设置第一边界灵敏放大器阵列（11），第三边界存储阵列模块（18）和第四边界存储阵列模块（20）之间设置第二边界灵敏放大器阵列（19）；第一边界存储阵列模块（10）、第二边界存储阵列模块（12）、第三边界存储阵列模块（18）和第四边界存储阵列模块（20）的宽度和存储单元个数相同，均为所述中间存储阵列模块一半；第二边界存储阵列模块（12）与相邻的中间存储阵列模块之间设有第一中间灵敏放大器阵列（13）；第三边界存储阵列模块（18）与相邻的中间存储阵列模块之间设有第二中间灵敏放大器阵列（17）；第一边界灵敏放大器阵列（11）中的每一个灵敏放大器，一端连接第一边界存储阵列模块（10）中对应的一个偶数位线，另一端连接第二边界存储阵列模块（12）中对应的一个奇数位线；第一边界存储阵列模块（10）的若干奇数位线通过若干第一MOS管错位连接第二边界存储阵列模块（12）中对应的偶数位线；第二边界灵敏放大器阵列（19）中的每一个灵敏放大器，一端连接第三边界存储阵列模块（18）中对应的一个偶数位线，另一端连接第四边界存储阵列模块（20）中对应的一个奇数位线；第三边界存储阵列模块（18）的若干奇数位线通过第二MOS管错位连接第四边界存储阵列模块（20）中对应的偶数位线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安华芯半导体有限公司，未经西安华芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310098135.1/，转载请声明来源钻瓜专利网。
