[发明专利]FPGA配置方法及系统、处理器在审
| 申请号： | 201310016560.1 | 申请日： | 2013-01-16 |
| 公开（公告）号： | CN103927279A | 公开（公告）日： | 2014-07-16 |
| 发明（设计）人： | 凌兴锋;黄健安 | 申请（专利权）人： | 京信通信系统（中国）有限公司 |
| 主分类号： | G06F13/20 | 分类号： | G06F13/20 |
| 代理公司： | 北京同达信恒知识产权代理有限公司 11291 | 代理人： | 郭红丽 |
| 地址： | 510663 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种FPGA配置方法及系统、处理器，FPGA配置方法包括：处理器将PROGRAM_B管脚的电平由高电平下拉至低电平，且在保持预设时长的低电平后，由低电平上拉至高电平；若检测到INIT_B管脚的电平由低电平上拉至高电平，则通过SCLK管脚向FPGA发送SPI总线的同步时钟信号，以及通过MOSI管脚向FPGA发送配置数据；在检测到DONE管脚的电平由低电平上拉至高电平后，确认完成对FPGA的配置。本发明技术方案解决了现有技术在配置FPGA时，处理器模拟的同步时钟速率会比较慢，传输配置数据的速率较低，从而使得配置FPGA的耗时会比较长，制约了系统的快速启动的问题。 | ||
| 搜索关键词： | fpga 配置 方法 系统 处理器 | ||
【主权项】：
一种FPGA配置方法，其特征在于，处理器的串行外设接口SPI总线管脚中的SCLK管脚和现场可编程门阵列FPGA中的CCLK管脚相连，处理器的SPI总线管脚中的MOSI管脚和FPGA中的DIN管脚相连，处理器的通用输入/输出GPIO管脚中的PROGRAM_B管脚和FPGA中的PROGRAM_B管脚相连，处理器的GPIO管脚中的INIT_B管脚和FPGA中的INIT_B管脚相连，处理器的GPIO管脚中的DONE管脚和FPGA中的DONE管脚相连，所述方法包括：所述处理器在需要配置所述FPGA时，将PROGRAM_B管脚的电平由高电平下拉至低电平，且在保持预设时长的低电平后，由低电平上拉至高电平，以通知所述FPGA进行配置初始化；所述处理器在检测到INIT_B管脚的电平由低电平上拉至高电平时，则确认所述FPGA完成了配置初始化；所述处理器通过所述SCLK管脚向所述FPGA发送SPI总线的同步时钟信号，以及通过所述MOSI管脚向所述FPGA发送配置数据；所述处理器在检测到DONE管脚的电平由低电平上拉至高电平后，确认完成对所述FPGA的配置。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于京信通信系统（中国）有限公司，未经京信通信系统（中国）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201310016560.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种用桑叶原料制作的类烟丝物及其电加热方法
- 下一篇：一种横机的导纱器装置
