[发明专利]带有基于内部表决的内置自测(BIST)的多核心处理器

摘要

一种方法和电路安排，利用布置在多核心处理器集成电路器件或芯片上的扫描逻辑进行芯片的基于内部表决的内置自测(BIST)。在芯片内部生成测试模式，并将其传送给芯片上的多个处理核心内的扫描链。在芯片上相互比较扫描链输出的测试结果，将多数表决用于识别指示故障处理核心的异常测试结果。可以将故障测试结果中的位位置用于识别扫描链中的故障锁存器和/或故障处理核心中的故障功能单元，以及可以响应该测试自动禁用故障处理核心和/或故障功能单元。

主权项

一种用于进行包括多个处理核心的多核心集成电路器件的内置自测(BIST)的电路，包含：布置在多核心集成电路器件上的多个处理核心，每个处理核心包括一条扫描链；以及布置在所述多核心集成电路器件上的扫描逻辑，其被配置成将测试模式传送给所述多个处理核心的扫描链，并响应该测试模式比较所述多个处理核心的扫描链输出的测试结果，其中所述扫描逻辑被进一步配置成根据与所述多个处理核心输出的多数测试结果不同的故障处理核心的扫描链输出的测试结果，识别所述多个处理核心当中的故障处理核心，其中，所述多个处理核心包括多个子集，其中，所述多个子集中的每个子集包括所述多个处理核心中的至少三个处理核心，所述多个子集中的每个子集中的所述至少三个处理核心的扫描链被配置成响应所述测试模式相互并行地向所述扫描逻辑输出测试结果，以及，其中，所述扫描逻辑被配置成相互并行地进行多次比较，其中每次比较对所述多个子集中的一个相应子集中的所述至少三个处理核心的扫描链并行地输出的测试结果进行比较，使得在所述多个子集中的每一个中的处理核心的测试结果的多个比较可以并行地进行。