[发明专利]具有多个阈值电压和有源阱偏置能力的CMOS绝缘体上极薄硅的改进型结构

摘要

一种结构包括具有第一导电类型的半导体衬底（1）；设置于顶表面上方的绝缘层（2）；设置于所述绝缘层（2）上方的薄半导体层（3）以及设置于所述半导体层（3）上方的多个晶体管器件（10a-b）。在相邻晶体管器件之间形成的隔离区（6），延伸通过所述半导体层（3）中一定深度，所述深度足以将相邻晶体管器件彼此电隔离。在选择的相邻晶体管器件之间形成额外的隔离区（7a-d），延伸通过硅层（3）和绝缘层（2），进入衬底（1）中，从而形成电隔离的第一和第二阱区（4a-d）。第一导电类型的背栅极区域（接触）（9a-c）整个设置于晶体管器件（10）之一下方的阱区（4）之内并电浮置于阱区（4）之内。在工作期间，可以利用施加到阱区（4a-d）的偏置电势通过泄漏和电容耦合，单个地偏置背栅极区域（9a-c）。

主权项

一种结构，包括：具有第一类型导电性和顶表面的半导体衬底；设置于所述顶表面上方的绝缘层；设置于所述绝缘层上方的半导体层；设置于所述半导体层上的多个晶体管器件，每个晶体管器件包括源极、漏极和界定源极和漏极之间沟道的栅极堆叠，其中一些晶体管器件具有第一类型的沟道导电性，其余晶体管器件具有第二类型的沟道导电性；与所述衬底的顶表面相邻并在所述多个晶体管器件下方形成的阱区，所述阱区具有第二类型的导电性并延伸到所述衬底之内的第一深度；位于相邻晶体管器件之间并延伸通过所述半导体层中第一深度的第一隔离区，所述第一深度足以将相邻晶体管器件彼此电隔离；以及位于选择相邻晶体管器件之间的第二隔离区，所述第二隔离区延伸通过硅层、通过所述绝缘层并进入所述衬底中到达第二深度，所述第二深度大于所述第一深度，以将所述阱区电分隔成第一阱区和第二阱区。