[发明专利]具有多个阈值电压和有源阱偏置能力的CMOS绝缘体上极薄硅的改进型结构

权利要求书

1.一种结构，包括：

具有第一类型导电性和顶表面的半导体衬底；

设置于所述顶表面上方的绝缘层；

设置于所述绝缘层上方的半导体层；

设置于所述半导体层上的多个晶体管器件，每个晶体管器件包括源极、漏极和界定源极和漏极之间沟道的栅极堆叠，其中一些晶体管器件具有第一类型的沟道导电性，其余晶体管器件具有第二类型的沟道导电性；

与所述衬底的顶表面相邻并在所述多个晶体管器件下方形成的阱区，所述阱区具有第二类型的导电性并延伸到所述衬底之内的第一深度；

位于相邻晶体管器件之间并延伸通过所述半导体层中第一深度的第一隔离区，所述第一深度足以将相邻晶体管器件彼此电隔离；以及

位于选择相邻晶体管器件之间的第二隔离区，所述第二隔离区延伸通过硅层、通过所述绝缘层并进入所述衬底中到达第二深度，所述第二深度大于所述第一深度，以将所述阱区电分隔成第一阱区和第二阱区。

2.根据权利要求1所述的结构，还包括整个设置于阱区之内并在所述多个晶体管器件之一下方的至少一个背栅极区域，所述至少一个背栅极区域具有第一类型的导电性并在所述阱区之内电浮置，其中，在工作期间，具有第一类型导电性的所述至少一个背栅极区域被施加到其所设置的阱区的偏置电势，通过泄漏和电容耦合而被偏置。

3.根据权利要求1所述的结构，还包括：连接到所述第一阱区的第一接触，用于利用第一偏置电势对第一阱区进行电偏置；以及连接到所述第二阱区的第二接触，用于利用第二偏置电势对所述第二阱区进行电偏置，且其中所述第一偏置电势与所述第二偏置电势不同。

4.根据权利要求3所述的结构，其中所述第一偏置电势和所述第二偏置电势中的至少一个是时变的电势，以动态地改变至少一个上方晶体管的阈值电压。

5.根据权利要求3所述的结构，其中所述第一阱区和所述第二阱区均被偏置，以便相对于所述半导体衬底被反向偏置。

6.根据权利要求5所述的结构，还包括连接到所述半导体衬底的第三接触，用于对所述半导体衬底进行电偏置。

7.根据权利要求3所述的结构，其中部分基于与上方栅极结构相关联的功函数选择偏置电势。

8.根据权利要求3所述的结构，其中部分选择偏置电势以在期望点建立上方晶体管器件的阈值电压。

9.根据权利要求1所述的结构，其中所述第一类型的导电性是p型，所述第二类型的导电性是n型，或其中所述第一类型的导电性是n型，所述第二类型的导电性是p型。

10.根据权利要求1所述的结构，其中设置于所述绝缘层上方的半导体层是厚度约为10nm或更小的硅层。

11.根据权利要求1所述的结构，至少部分特征在于包括三阱晶体管器件。

12.根据权利要求1所述的结构，还包括在相邻的相反沟道导电性的晶体管器件之间的至少一个第二隔离区。

13.根据权利要求1所述的结构，还包括在相邻的沟道导电性相同但使用不同背栅极偏压的晶体管器件之间的至少一个第二隔离区。

14.一种制造结构的方法，包括：

提供晶片，所述晶片包括具有第一类型导电性和顶表面的半导体衬底，设置于所述顶表面上方的绝缘层以及设置于所述绝缘层上方的半导体层；

通过所述半导体层和所述绝缘层注入阱区，以与所述衬底的顶表面相邻，所述阱区具有第二类型的导电性以及所述衬底之内的阱深度；

在预定介于一对接下来形成的相邻晶体管器件之间的位置形成第一隔离区，所述第一隔离区被形成以具有延伸通过所述半导体层的第一深度，所述第一深度到达的深度足以将相邻的晶体管器件彼此电隔离；

在预定介于一对接下来形成的选择的相邻晶体管器件之间的位置处形成第二隔离区，所述第二隔离区被形成以具有第二深度，延伸通过硅层、通过所述绝缘层并进入所述衬底中，其中所述第二深度大于所述阱深度，以将所述阱区电分隔成第一阱区和第二阱区；以及

在所述半导体层上形成晶体管器件。