[实用新型]基于高速收发芯片的10G误码测试仪

摘要

本实用新型公开一种基于高速收发芯片的10G误码测试仪，该10G误码测试仪与被测设备连接，包括时钟源、高速收发芯片、控制模块、USB/I2C协议转换模块和上位机。其中，高速收发芯片的码型产生端与被测设备的接收端连接，其误码检测端与被测设备的发射端连接，其时钟端与时钟源连接，其控制端与控制模块的I/O口连接，控制模块的输出端经USB/I2C协议转换模块与上位机的USB口连接。本实用新型基于高速收发芯片的10G误码测试仪的测试速率高达10Gbps，提高误码测试仪的信号处理速度和测试性能，实现误码测试仪的小型化和集成化，降低成本和功耗，适用于高速通信系统。

主权项

一种基于高速收发芯片的10G误码测试仪，与被测设备连接，其特征在于，包括用于产生伪随机码序列并能检测误码的高速收发芯片、用于提供参考时钟的时钟源、用于控制各功能模块正常工作并根据各功能模块的状态发出相应信息的控制模块、用于控制所述高速收发芯片测试误码率并显示测试结果的上位机以及用于连接所述控制模块和所述上位机的USB/I2C协议转换模块；其中：所述高速收发芯片的码型产生端与所述被测设备的接收端连接，所述高速收发芯片的误码检测端与所述被测设备的发射端连接，所述高速收发芯片的时钟端与所述时钟源连接，所述高速收发芯片的控制端与所述控制模块的I/O口连接，所述控制模块的输出端与所述USB/I2C协议转换模块的输入端连接，所述USB/I2C协议转换模块的输出端与上位机的USB口连接。