[实用新型]基于高速收发芯片的10G误码测试仪

权利要求书

1.一种基于高速收发芯片的10G误码测试仪，与被测设备连接，其特征在于，包括用于产生伪随机码序列并能检测误码的高速收发芯片、用于提供参考时钟的时钟源、用于控制各功能模块正常工作并根据各功能模块的状态发出相应信息的控制模块、用于控制所述高速收发芯片测试误码率并显示测试结果的上位机以及用于连接所述控制模块和所述上位机的USB/I2C协议转换模块；其中：

所述高速收发芯片的码型产生端与所述被测设备的接收端连接，所述高速收发芯片的误码检测端与所述被测设备的发射端连接，所述高速收发芯片的时钟端与所述时钟源连接，所述高速收发芯片的控制端与所述控制模块的I/O口连接，所述控制模块的输出端与所述USB/I2C协议转换模块的输入端连接，所述USB/I2C协议转换模块的输出端与上位机的USB口连接。

2.如权利要求1所述的10G误码测试仪，其特征在于，所述时钟源为SI514晶体振荡器。

3.如权利要求1所述的10G误码测试仪，其特征在于，所述高速收发芯片为PHY1066芯片。

4.如权利要求3所述的10G误码测试仪，其特征在于，所述高速收发芯片包括码型产生模块和误码检测模块；其中：

所述码型产生模块的发射端作为所述高速收发芯片的码型产生端，与所述被测设备的接收端连接；所述误码检测模块的接收端作为所述高速收发芯片的码型检测端，与所述被测设备的发射端连接。

5.如权利要求1所述的10G误码测试仪，其特征在于，所述控制模块为ADuC7020单片机。

6.如权利要求1所述的10G误码测试仪，其特征在于，所述USB/I2C协议转换模块为CP2112模块。

7.如权利要求1所述的10G误码测试仪，其特征在于，所述上位机为PC机。