[实用新型]基于高速收发芯片的10G误码测试仪

说明书

技术领域

本实用新型涉及数字通信系统的技术领域，尤其涉及一种基于高速收发芯片的10G误码测试仪。

背景技术

误码测试仪是数字通信中最重要、最基本的测试仪器，主要用于测试数字通信信号的传输质量，其主要测试参数包括误码、告警等，其广泛应用于数字通信设备的研制、生产、维修和计量测试，还可应用于数字通信网络的施工、开通验收和维护测试。

国内现有的误码测试仪最高速率为10Gbps，大多采用FPGA方式实现误码测试。由于FPGA一般规模较大，功耗也相对较高，对电源需求也相对高。因此，基于FPGA的误码测试仪小型化难度很高。

实用新型内容

本实用新型的主要目的是提出一种基于高速收发芯片的10G误码测试仪，旨在提高误码测试仪的信号处理速度和测试性能，而且实现误码测试仪的小型化和集成化，降低成本和功耗。

为了达到上述目的，本实用新型提出一种基于高速收发芯片的10G误码测试仪，该基于高速收发芯片的10G误码测试仪与被测设备连接，包括用于产生伪随机码序列并能检测误码的高速收发芯片、用于提供参考时钟的时钟源、用于控制各功能模块正常工作并根据各功能模块的状态发出相应信息的控制模块、用于控制所述高速收发芯片测试误码率并显示测试结果的上位机以及用于连接所述控制模块和所述上位机的USB/I2C协议转换模块；其中：

所述高速收发芯片的码型产生端与所述被测设备的接收端连接，所述高速收发芯片的误码检测端与所述被测设备的发射端连接，所述高速收发芯片的时钟端与所述时钟源连接，所述高速收发芯片的控制端与所述控制模块的I/O口连接，所述控制模块的输出端与所述USB/I2C协议转换模块的输入端连接，所述USB/I2C协议转换模块的输出端与上位机的USB口连接。

优选地，所述时钟源为SI514晶体振荡器。

优选地，所述高速收发芯片为PHY1066芯片。

优选地，所述高速收发芯片包括码型产生模块和误码检测模块；其中：

所述码型产生模块的发射端作为所述高速收发芯片的码型产生端，与所述被测设备的接收端连接；所述误码检测模块的接收端作为所述高速收发芯片的码型检测端，与所述被测设备的发射端连接。

优选地，所述控制模块为ADuC7020单片机。

优选地，所述USB/I2C协议转换模块为CP2112模块。

优选地，所述上位机为PC机。

本实用新型提出的基于高速收发芯片的10G误码测试仪，通过采用PHY1066芯片中的码型产生模块产生伪随机码序列，误码检测模块进行误码统计，并计算误码率，通过ADuC7020单片机控制各模块的正常工作，根据各模块的状态，发出误码事件、状态告警、故障提示等信息，ADuC7020单片机通过CP2112模块的接口转换处理，与PC机进行数据交换，PC机显示测试结果，实现误码测试。本实用新型基于高速收发芯片的10G误码测试仪的测试速率达到10Gbps，可以测试高速光电信号。同时，与现有的误码测试仪相比，本实用新型提出的基于高速收发芯片的10G误码测试仪提高了误码测试仪的信号处理速度和测试性能，降低了测试过程中出现的故障或测试不准确等问题，实现误码测试仪的小型化和集成化，降低成本和功耗。

附图说明

图1为本实用新型基于高速收发芯片的10G误码测试仪较佳实施例的模块结构示意图；

图2为本实用新型基于高速收发芯片的10G误码测试仪较佳实施例的主要单元模块结构示意图。

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

以下结合说明书附图及具体实施例进一步说明本实用新型的技术方案。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

参照图1，图1为本实用新型基于高速收发芯片的10G误码测试仪较佳实施例的模块结构示意图。

本实用新型实施例中，基于高速收发芯片的10G误码测试仪，与被测设备10连接，包括高速收发芯片20、时钟源30、控制模块40、USB/I2C协议转换模块50和上位机60。

在本实施例中，高速收发芯片20用于产生伪随机码序列并能检测误码，时钟源30用于提供参考时钟，作为高速收发芯片20的参考时钟，控制模块40用于控制各功能模块正常工作并根据各功能模块的状态发出相应信息，上位机60用于控制高速收发芯片20测试误码率并显示测试结果，USB/I2C协议转换模块50用于连接控制模块40和上位机60。