[实用新型]移位寄存器和阵列基板栅极驱动电路

摘要

本实用新型提供一种移位寄存器和阵列基板栅极驱动电路。本实用新型所提供的移位寄存器在传统的12T1C结构的GOA移位寄存器的基础上增加了一条连接至一个高电平直流信号源(VDD)的信号线，并将其中的第一薄膜晶体管M1的漏极通过增加的信号线连接至VDD，源极连接至PU节点。通过这种连接方式，可改善通过薄膜晶体管输入到PU节点的信号，从而可避免由于信号输入端(INPUT)信号延迟变形而导致的信号输出端(OUPUT)输出异常，进而避免整个GOA电路的输出异常。

主权项

一种移位寄存器，包括：第二薄膜晶体管，其栅极与复位信号输入端连接，源极与第一节点连接，漏极与低电平直流信号源连接；第三薄膜晶体管，其栅极与第一节点连接，源极与第一时钟信号输入端连接，漏极与信号输出端连接；第四薄膜晶体管，其栅极与复位信号输入端连接，源极与信号输出端连接，漏极与低电平直流信号源连接；第五薄膜晶体管，其源极与第二时钟信号输入端连接，漏极与第二节点连接；第六薄膜晶体管，其栅极与第一节点连接，源极与第二节点连接，漏极与低电平直流信号源连接；第八薄膜晶体管，其栅极与第一节点连接，源极与第五薄膜晶体管的栅极连接，漏极与低电平直流信号源连接；第九薄膜晶体管，其栅极和源极均与第二时钟信号输入端连接，漏极与第五薄膜晶体管的栅极连接；第十薄膜晶体管，其栅极与第二节点连接，源极与第一节点连接，漏极与低电平直流信号源连接；第十一薄膜晶体管，其栅极与第十薄膜晶体管的栅极连接，源极与信号输出端连接，漏极与低电平直流信号源连接；第十二薄膜晶体管，其栅极与第二时钟信号输入端连接，源极与信号输出端连接，漏极与低电平直流信号源连接；第十三薄膜晶体管，其栅极与第二时钟信号输入端连接，源极与信号输入端连接，漏极与第一节点连接；第一电容，其串联在第一节点与信号输出端之间，其中，第二时钟信号输入端输入的时钟信号为第一时钟信号输入端输入的时钟信号的反相信号，其特征在于，还包括：第一薄膜晶体管，其栅极与信号输入端连接，源极与第一节点连 接，漏极与高电平直流信号源连接。