[实用新型]移位寄存器和阵列基板栅极驱动电路

权利要求书

1.一种移位寄存器，包括：

第二薄膜晶体管，其栅极与复位信号输入端连接，源极与第一节点连接，漏极与低电平直流信号源连接；

第三薄膜晶体管，其栅极与第一节点连接，源极与第一时钟信号输入端连接，漏极与信号输出端连接；

第四薄膜晶体管，其栅极与复位信号输入端连接，源极与信号输出端连接，漏极与低电平直流信号源连接；

第五薄膜晶体管，其源极与第二时钟信号输入端连接，漏极与第二节点连接；

第六薄膜晶体管，其栅极与第一节点连接，源极与第二节点连接，漏极与低电平直流信号源连接；

第八薄膜晶体管，其栅极与第一节点连接，源极与第五薄膜晶体管的栅极连接，漏极与低电平直流信号源连接；

第九薄膜晶体管，其栅极和源极均与第二时钟信号输入端连接，漏极与第五薄膜晶体管的栅极连接；

第十薄膜晶体管，其栅极与第二节点连接，源极与第一节点连接，漏极与低电平直流信号源连接；

第十一薄膜晶体管，其栅极与第十薄膜晶体管的栅极连接，源极与信号输出端连接，漏极与低电平直流信号源连接；

第十二薄膜晶体管，其栅极与第二时钟信号输入端连接，源极与信号输出端连接，漏极与低电平直流信号源连接；

第十三薄膜晶体管，其栅极与第二时钟信号输入端连接，源极与信号输入端连接，漏极与第一节点连接；

第一电容，其串联在第一节点与信号输出端之间，

其中，第二时钟信号输入端输入的时钟信号为第一时钟信号输入端输入的时钟信号的反相信号，

其特征在于，还包括：

第一薄膜晶体管，其栅极与信号输入端连接，源极与第一节点连接，漏极与高电平直流信号源连接。

2.一种阵列基板栅极驱动电路，其包括级联的权利要求1所述的移位寄存器，其中，

第一级移位寄存器的信号输入端连接至初始脉冲信号，信号输出端连接至下一级移位寄存器的信号输入端，以及

最后一级移位寄存器的复位信号输入端连接至用于产生最后一级的复位信号的电路，信号输出端连接至上一级移位寄存器的复位信号输入端，以及

除第一级移位寄存器和最后一级移位寄存器之外的其余每个寄存器的信号输出端连接至下一级移位寄存器的信号输入端，并连接至上一级移位寄存器的复位信号输入端，以及

相邻两级移位寄存器的第一时钟信号输入端输入的时钟信号互为反相，第二时钟信号输入端输入的时钟信号互为反相。