[实用新型]移位寄存器和阵列基板栅极驱动电路

说明书

技术领域

本实用新型涉及显示器技术领域，尤其涉及一种移位寄存器和由这些移位寄存器级联构成的阵列基板栅极驱动(Gate Drive on Array，简称GOA)电路。

背景技术

GOA技术是液晶面板的栅极驱动技术之一，其基本概念是将液晶面板的栅极驱动电路集成在阵列基板上，形成对液晶面板的扫描驱动。相比传统的将芯片固定于柔性印刷电路上的COF(Chip On Flexible Printed Circuit)和将芯片固定于玻璃上的COG(Chip on Glass)工艺，GOA技术不仅节省了成本，而且液晶面板可以做到两边对称的美观设计，也省去了栅极驱动电路 的 焊接(bonding)区域以及扇出(fan-out)布线空间，实现窄边框的设计；同时由于可以省去栅极方向焊接的工艺，对产能和良率提升也较有利。但是相比COF和COG技术，GOA技术的设计存在一定的问题，例如由于a-Si长期工作阈值电压偏移带来的电路寿命问题等。此外，由于a-Si的迁移率较低，为了满足电路中一些薄膜晶体管(Thin Film Transistor，简称TFT)较高Ion(TFT的开态电流)的要求，只能通过增大TFT的沟道宽度来满足，这样会带来空间上的尺寸增加和功耗的增加。在实际产品的GOA设计中，如何使用最少的电路元器件来实现移位寄存功能，并且保证功耗低、长期稳定工作，是GOA设计的关键问题。

图1是传统的GOA电路中的单个移位寄存器的电路图。如图1所示，该移位寄存器为12T1C结构，即包括12个TFT(即，第一薄膜晶体管M1～第六薄膜晶体管M6和第八薄膜晶体管M8～第十三薄膜晶体管M13)和1个电容(即，电容C1)。以下，为简化描述，仅用字符和数字标号表示薄膜晶体管，比如，第一薄膜晶体管M1仅用标号M1表示，第一电容C1仅用标号C1表示。

图1所示移位寄存器的结构具体如下：M1的栅极和源极均与信号输入端(INPUT)连接，漏极与第一节点(即，PU节点)连接；M2的栅极与复位信号输入端(RESET)连接，源极与第一节点(即，PU节点)连接，漏极与低电平直流信号源(VSS)连接；M3的栅极与第一节点(即，PU节点)连接，源极与第一时钟信号输入端(CLK)连接，漏极与信号输出端(OUTPUT)连接；M4的栅极与RESET连接，源极与OUTPUT连接，漏极与VSS连接；M5的源极与第二时钟信号输入端(CLKB)连接，漏极与第二节点(即，PD节点)连接；M6的栅极与第一节点(即，PU节点)连接，源极与第二节点(即，PD节点)连接，漏极与VSS连接；M8的栅极与第一节点(即，PU节点)连接，源极与M5的栅极连接，漏极与VSS连接；M9的栅极和源极均与CLKB连接，漏极与M5的栅极连接；M10的栅极与第二节点(即，PD节点)连接，源极与第一节点(即，PU节点)连接，漏极与VSS连接；M11的栅极与M10的栅极连接，源极与OUTPUT连接，漏极与VSS连接；M12的栅极与CLKB连接，源极与OUTPUT连接，漏极与VSS连接；M13的栅极与CLKB连接，源极与INPUT连接，漏极与第一节点(即，PU节点)连接；C1串联在第一节点(即，PU节点)与OUTPUT之间。其中，CLKB输入的时钟信号为CLK输入的时钟信号的反相信号。

图2是由图1所示移位寄存器级联构成的GOA电路的电路图。如图2所示，第N-1级移位寄存器的OUTPUT连接至第N级移位寄存器的INPUT，第N+1级移位寄存器的OUTPUT连接至第N级移位寄存器的RESET。也就是说，除去第一级移位寄存器和最后一级移位寄存器，中间的每级移位寄存器的OUTPUT输出的信号既用作上一级移位寄存器的复位信号，又用作下一级移位寄存器的输入信号。第一级移位寄存器的信号输入端连接至初始脉冲信号，信号输出端连接至下一级移位寄存器的信号输入端。最后一级移位寄存器的复位信号输入端连接至用于产生最后一级的复位信号的电路，信号输出端连接至上一级移位寄存器的复位信号输入端。相邻两级移位寄存器的第一时钟信号输入端输入的时钟信号互为反相，第二时钟信号输入端输入的时钟信号互为反相。

以下，对图1所示移位寄存器和图2所示GOA电路的工作原理进行分析。