[发明专利]一种改善MOS管的栅极漏电的方法在审
| 申请号： | 201210442282.1 | 申请日： | 2012-11-07 |
| 公开（公告）号： | CN103811317A | 公开（公告）日： | 2014-05-21 |
| 发明（设计）人： | 成鑫华;许升高;罗啸 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 王函 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种改善MOS管的栅极漏电的方法，包含步骤如下：1.1.在硅衬底上形成一层栅极介质层；1.2.在上述的栅极介质层上形成一层掺杂多晶硅层；1.3.在上述的掺杂多晶硅层上形成一层硅化钨层；1.4.在上述的硅化钨层上形成一层低阻金属层；1.5.重复1.3和1.4步骤，直至栅极金属层的厚度满足器件需求；1.6.在上述组合的栅极金属层上形成一层栅极介质隔离层；1.7.利用光刻和各向异性的干法刻蚀形成栅极图形；1.8.栅极图形形成后进行高温热处理；1.9.制作栅极侧墙介质层。该方法避免MOS管的栅极硅化钨层晶粒在高温制程中剧烈增大，改善栅极的侧墙形貌，从而极大地减小栅极漏电。 | ||
| 搜索关键词： | 一种 改善 mos 栅极 漏电 方法 | ||
【主权项】：
一种改善MOS管的栅极漏电的方法，其特征在于，包含的主要步骤如下：1.1.在硅衬底上形成一层栅极介质层；1.2.在上述的栅极介质层上形成一层掺杂多晶硅层；1.3.在上述的掺杂多晶硅层上形成一层硅化钨层；1.4.在上述的硅化钨层上形成一层低阻金属层；1.5.重复1.3和1.4步骤，直至栅极金属层的厚度满足器件需求；1.6.在上述组合的栅极金属层上形成一层栅极介质隔离层；1.7.利用光刻和各向异性的干法刻蚀形成栅极图形；1.8.栅极图形形成后进行高温热处理；1.9.制作栅极侧墙介质层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210442282.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
