[发明专利]占空比校正装置及相关方法有效
| 申请号： | 201210394769.7 | 申请日： | 2012-10-17 |
| 公开（公告）号： | CN103051337A | 公开（公告）日： | 2013-04-17 |
| 发明（设计）人： | 薛育理;沈致贤;詹景宏 | 申请（专利权）人： | 联发科技股份有限公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 北京万慧达知识产权代理有限公司 11111 | 代理人： | 于淼;杨颖 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种占空比校正装置及相关方法，包括输入校正电路、延迟链、第一比较器，以及第二比较器。输入校正电路根据第一控制信号校正输入时钟信号，以产生输入校正时钟信号。延迟链包括串联耦接的多个延迟单元，并用以延迟输入校正时钟信号，产生第一延迟时钟信号和第二延迟时钟信号，其中这些延迟单元中的至少两个分别具有可调延迟时间，而可调延迟时间根据第二控制信号来控制。第一比较器比较输入校正时钟信号与第一延迟时钟信号，以产生第一控制信号。第二比较器比较输入校正时钟信号与第二延迟时钟信号，以产生第二控制信号。本发明可以校正输入时钟信号中的占空比误差。 | ||
| 搜索关键词： | 校正 装置 相关 方法 | ||
【主权项】：
一种占空比校正装置，其特征在于，包括：输入校正电路，根据第一控制信号校正输入时钟信号，以产生一输入校正时钟信号；延迟链，包括串联耦接的多个延迟单元，该延迟链用以延迟该输入校正时钟信号，于该延迟链的第一节点处产生第一延迟时钟信号，并于该延迟链的第二节点处产生第二延迟时钟信号，其中该多个延迟单元的至少两个分别具有一可调延迟时间，该可调延迟时间根据第二控制信号来控制；第一比较器，比较该输入校正时钟信号与该第一延迟时钟信号，以产生该第一控制信号；以及第二比较器，比较该输入校正时钟信号与该第二延迟时钟信号，以产生该第二控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司，未经联发科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210394769.7/，转载请声明来源钻瓜专利网。
