[发明专利]占空比校正装置及相关方法

权利要求书

1.一种占空比校正装置，其特征在于，包括：

输入校正电路，根据第一控制信号校正输入时钟信号，以产生一输入校正时钟信号；

延迟链，包括串联耦接的多个延迟单元，该延迟链用以延迟该输入校正时钟信号，于该延迟链的第一节点处产生第一延迟时钟信号，并于该延迟链的第二节点处产生第二延迟时钟信号，其中该多个延迟单元的至少两个分别具有一可调延迟时间，该可调延迟时间根据第二控制信号来控制；

第一比较器，比较该输入校正时钟信号与该第一延迟时钟信号，以产生该第一控制信号；以及

第二比较器，比较该输入校正时钟信号与该第二延迟时钟信号，以产生该第二控制信号。

2.如权利要求1所述的占空比校正装置，其特征在于，该输入校正时钟信号具有大致为50%的占空比。

3.如权利要求1所述的占空比校正装置，其特征在于，该占空比校正装置还包括：

控制器，根据该第二控制信号控制该可调延迟时间，使得该第二延迟时钟信号的上升沿与该输入校正时钟信号的上升沿对齐。

4.如权利要求1所述的占空比校正装置，其特征在于，该第一比较器和该第二比较器均为D型触发器。

5.如权利要求1所述的占空比校正装置，其特征在于，该等延迟单元的一半设置于该第一节点与该第二节点之间。

6.如权利要求1所述的占空比校正装置，其特征在于，该输入校正电路包括：

反相器，根据该输入时钟信号，产生输入反相时钟信号；

多工器，根据该第一控制信号，选择该输入时钟信号或该输入反相时钟信号作为选择时钟信号，并转送该选择时钟信号；

输入延迟单元，将该选择时钟信号延迟输入延迟时间，以产生输入延迟时钟信号，其中该输入延迟时间根据该第一控制信号来控制；以及

与门，根据该选择时钟信号和该输入延迟时钟信号，产生该输入校正时钟信号。

7.如权利要求6所述的工作周期校正装置，其特征在于，该工作周期校正装置还包括：

控制器，根据该第一控制信号，控制该输入延迟时间，使得该第一延迟时钟信号的上升沿与该输入校正时钟信号的下降沿对齐。

8.如权利要求1所述的工作周期校正装置，其特征在于，在该可调延迟时间被调整之后，该延迟链的总延迟时间恰等于该输入时钟信号的时钟周期。

9.如权利要求1所述的占空比校正装置，其特征在于，在该可调延迟时间已经根据该第二控制信号进行调整之后，该输入校正电路才根据该第一控制信号校正该输入时钟信号。

10.如权利要求1所述的占空比校正装置，其特征在于，该占空比校正装置为一倍频器，其中该延迟链还于第三节点处产生第三延迟时钟信号，且该占空比校正装置还包括：

异或门，根据该输入校正时钟信号和该第三延迟时钟信号，产生输出时钟信号，其中该输出时钟信号的时钟频率恰为该输入时钟信号的时钟频率的两倍。

11.如权利要求10所述的占空比校正装置，其特征在于，该多个延迟单元的四分之一设置于该第三节点和该第一节点之间。

12.如权利要求10所述的占空比校正装置，其特征在于，在该可调延迟时间已被调整且该输入时钟信号已被校正之后，该多个延迟单元位于该第三节点和该第二节点之间的部分被关闭。

13.一种占空比校正方法，其特征在于，包括：

经由包括多个延迟单元的延迟链，延迟输入时钟信号，于该延迟链的第一节点处产生第一延迟时钟信号，且于该延迟链的第二节点处产生第二延迟时钟信号，其中该多个延迟单元中的至少两个分别具有一可调延迟时间；

控制该可调延迟时间，使得该延迟链的总延迟时间恰等于该输入时钟信号的时钟周期；以及

校正该输入时钟信号，并产生具有大致为50%的占空比的输入校正时钟信号。

14.如权利要求13所述的占空比校正方法，其特征在于，该控制该可调延迟时间的步骤还包括：

控制该可调延迟时间，使得该第二延迟时钟信号的上升沿与该输入时钟信号的上升沿对齐。

15.如权利要求13所述的占空比校正方法，其特征在于，该校正该输入时钟信号的步骤还包括：

使该第一延迟时钟信号的上升沿与该输入时钟信号的下降沿对齐。

16.如权利要求13所述的占空比校正方法，其特征在于，该校正该输入时钟信号的步骤执行于该控制该可调延迟时间的步骤之后。