[发明专利]基于EDAC模块的三模冗余对存储器的容错装置及其方法有效
| 申请号： | 201210375166.2 | 申请日： | 2012-10-01 |
| 公开（公告）号： | CN102915768A | 公开（公告）日： | 2013-02-06 |
| 发明（设计）人： | 苏弘;丁朋程;孔洁;王晓辉;赵红赟;佘乾顺;千奕;马晓莉;牛晓阳 | 申请（专利权）人： | 中国科学院近代物理研究所 |
| 主分类号： | G11C29/42 | 分类号： | G11C29/42 |
| 代理公司： | 兰州振华专利代理有限责任公司 62102 | 代理人： | 张真 |
| 地址： | 730000 甘*** | 国省代码： | 甘肃;62 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及对存储器抗辐射容错技术领域，主要涉及利用FPGA实现EDAC模块的三模冗余技术对存储器单粒子翻转的容错装置与方法。一种基于EDAC模块的三模冗余对存储器的容错装置，其特征是包括有主控制器连接编码EDAC模块的并联的第一编码器、第二编码器、第三编码器，编码EDAC模块通过第一多数选举器连接存储控制器，由存储控制器连接存储器；由存储器通过存储控制器连接解码EDAC模块的三个并联的第一解码器、第二解码器、第三解码器，解码EDAC模块通过第二多数选举器连接主控制器。整个EDAC模块和多数选举器在FPGA中实现，能够有效地提高系统中存储器的抗单粒子翻转（SEU）水平。 | ||
| 搜索关键词： | 基于 edac 模块 冗余 存储器 容错 装置 及其 方法 | ||
【主权项】：
一种基于EDAC模块的三模冗余对存储器的容错装置，其特征是包括有主控制器连接编码EDAC模块的并联的第一编码器、第二编码器、第三编码器，编码EDAC模块通过第一多数选举器连接存储控制器，由存储控制器连接存储器；由存储器通过存储控制器连接解码EDAC模块的三个并联的第一解码器、第二解码器、第三解码器，解码EDAC模块通过第二多数选举器连接主控制器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院近代物理研究所，未经中国科学院近代物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210375166.2/，转载请声明来源钻瓜专利网。
- 上一篇：注射用重组卵泡抑素制剂及制备方法
- 下一篇：一种多效型半合成微乳化切削液
