[发明专利]基于EDAC模块的三模冗余对存储器的容错装置及其方法

说明书

技术领域

本发明涉及对存储器抗辐射容错技术领域，主要涉及利用FPGA实现错误检测和纠正编码EDAC模块的三模冗余对存储器粒子翻转的容错方法。

背景技术

空间飞行器在空间工作时，将受到不同能量和不同剂量的多种射线（主要是高能质子和高能重离子）的照射。这些射线照射在元器件上引起单粒子效应（Single Event Effect，SEE）会对空间飞行器性能造成一定的损伤，引起飞行器在轨运行故障和失效。

随着电子系统复杂性和可靠性的提高，对系统中存储器的可靠性和性能也提出更高的要求。现有的技术对存储器的抗辐射性的技术除了抗辐射工艺可以增强元器件的抗辐射能力，也可以通过容错设计来提高器件的抗SEE水平。现有方法是对存储器三模冗余（Triple Modular Redundancy,TMR），即对同一个数据存储三份，在读出时通过多数选举器，得到正确的结果，但这种方法随着存储数据量的增大和读取速率的提高，存储器的容量要3倍地增长，对存储的控 制时序复杂度也随之提高。另一种方法是用汉明码、RS码等错误检测和纠正编码（Error Detection and Correction Codes,EDAC）技术，通过增加冗余位解决数据的抗辐射能力，适用于纠正和检出存储器中的位翻转。EDAC的一个应用实例就是汉明码，能检测单位和双位错误并纠正所有的单位错误（single error correct-double error detect,SEC-DED）。这种编码方法可用于单个数据结构中多个错误发生很低的系统（例如一个字节的数据只有一位错误）。汉明码能够防护一些电路结构，例如寄存器和存储器。将受防护的寄存器输入连接到编码块上，输出连接到解码块上。但这种方法中EDAC模块编码、解码电路本身会发生单粒子翻转，导致编码或解码数据的错误，甚至电路的失效。

发明内容

本发明的目的在于避免现有技术的不足提供一种基于EDAC模块的三模冗余对存储器的容错装置及其方法。以解决EDAC模块编码、解码电路本身在受到不同能量和不同剂量的多种射线的照射会发生单粒子翻转的问题。

为实现上述目的，本发明采取的技术方案为：一种基于EDAC模块的三模冗余对存储器的容错装置，其主要特点是包括有主控制器连接编码EDAC模块的并联的第一编码器、第二编码器、第三编码器，编码EDAC模块通过第一多数选举器连接存储控制器，由存储控制器连接存储器；由存储器通过存储控制器连接解码EDAC模块的三个并联的第一解码器、第二解码器、第三解码器，解码EDAC模块通过第二多数选举器连接主控制器。

所述的基于EDAC模块的三模冗余对存储器的容错装置，所述的编码EDAC模块中的三个并联的编码器与所述的解码EDAC模块中的三个并联的解码器一一对应。

所述的基于EDAC模块的三模冗余对存储器的容错装置，还包括有所述的三个并联的编码器电路完全相同；所述的三个并联的解码器电路完全相同。

所述的基于EDAC模块的三模冗余对存储器的容错装置，所述的多数选举器为三个两输入与门和一个三输入或门组成，或由三个两输入或门和一个三输入与门组成。

一种基于EDAC模块的三模冗余对存储器的容错方法，其主要特点在于步骤为：

（1）主控制器写入数据：主控器生成的数据分别输入三个EDAC模块的编码器，三个编码器分别生成编码码字，然后通过第一多数选举器得到冗余后的编码码字，再通过存储控制器把冗余后的编码码字存入存储器中；

（2）主控制器读入数据：存储控制器从存储器中读出冗余后的编码码字，然后送入EDAC的解码器中，得到的解码码字通过第二多数选举器输出最后的正确码字，再送入主控制器中进行后续的数据处理。

所述的基于EDAC模块的三模冗余对存储器的容错方法，所述的数据为汉明码。

本发明的有益效果在于：

本发明提出了一种对EDAC电路进行三模冗余设计，提高EDAC电路的抗辐射能力，从而达到对中存储器的容错。EDAC模块在现场可编程门阵列FPGA中实现，能够很方便地应用到对存储器要求抗单粒子翻转（SEU）的系统中。有效解决EDAC技术中编码、解码电路本身会发生单粒子翻转，导致编码或解码数据的错误，这种利用EDAC抵抗存储器SEU的方法，特别对基于SRAM的FPGA的块RAM（Block random access memory，BRAM），在不干扰嵌入式存储单元当前的正常工作和设置的情况下增强了存储器的容错能力，是一种极具有吸引力的容错技术。

附图说明

图1为本发明的系统实现框图示意图；