[发明专利]基于EDAC模块的三模冗余对存储器的容错装置及其方法

权利要求书

1.一种基于EDAC模块的三模冗余对存储器的容错装置，其特征是包括有主控制器连接编码EDAC模块的并联的第一编码器、第二编码器、第三编码器，编码EDAC模块通过第一多数选举器连接存储控制器，由存储控制器连接存储器；由存储器通过存储控制器连接解码EDAC模块的三个并联的第一解码器、第二解码器、第三解码器，解码EDAC模块通过第二多数选举器连接主控制器。

2.如权利要求1所述的基于EDAC模块的三模冗余对存储器的容错装置，其特征是所述的编码EDAC模块中的三个并联的编码器与所述的解码EDAC模块中的三个并联的解码器一一对应。

3.如权利要求1所述的基于EDAC模块的三模冗余对存储器的容错装置，其特征是还包括有所述的三个并联的编码器电路完全相同；所述的三个并联的解码器电路完全相同。

4.如权利要求1所述的基于EDAC模块的三模冗余对存储器的容错装置，其特征是所述的多数选举器为三个两输入与门和一个三输入或门组成，或由三个两输入或门和一个三输入与门组成。

5.一种基于EDAC模块的三模冗余对存储器的容错方法，其特征在于步骤为：

（1）主控制器写入数据：主控器生成的数据分别输入三个EDAC模块的编码器，三个编码器分别生成编码码字，然后通过第一多数选举器得到冗余后的编码码字，再通过存储控制器把冗余后的编码码字存入存储器中；

（2）主控制器读入数据：存储控制器从存储器中读出冗余后的编码码字，然后送入EDAC的解码器中，得到的解码码字通过第二多数选举器输出最后的正确码字，再送入主控制器中进行后续的数据处理。

6.如权利要求5所述的基于EDAC模块的三模冗余对存储器的容错方法，其特征在于所述的数据为汉明码。