[发明专利]基于sigma-delta锁相环的时钟分频装置和方法有效
| 申请号： | 201210372151.0 | 申请日： | 2012-09-28 |
| 公开（公告）号： | CN102882520A | 公开（公告）日： | 2013-01-16 |
| 发明（设计）人： | 刘成;杨磊;刘洋;马洪祥;杨艳红 | 申请（专利权）人： | 兆讯恒达微电子技术（北京）有限公司 |
| 主分类号： | H03L7/18 | 分类号： | H03L7/18 |
| 代理公司： | 北京远大卓悦知识产权代理事务所(普通合伙) 11369 | 代理人： | 史霞 |
| 地址： | 100080 北京市*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于sigma-delta锁相环的时钟分频装置和方法，该方法为：分频控制器产生分频控制信号，分别控制分频因子产生器中的两个并联sigma-delta调制器产生相应的小数分频因子，并与分频控制器产生的整数分频因子相加，来改变锁相环中多模分频器的分频比，实现对参考时钟的任意数分频，锁相环输出频率为参考时钟与该分频比相乘的积。其消除由于切换整数造成的较大时钟抖动，避免sigma-delta调制器输出的大范围变化，加速锁相环输出频率的锁定，从而提升锁相环输出时钟信号的性能。 | ||
| 搜索关键词： | 基于 sigma delta 锁相环 时钟 分频 装置 方法 | ||
【主权项】：
一种基于sigma‑delta锁相环的时钟分频装置，包括锁相环电路，其特征在于，还包括与所述锁相环电路连接的分频因子产生器，以及与所述分频因子产生器相连的分频控制器；所述的分频因子产生器包括并联的第一sigma‑delta调制器和第二sigma‑delta调制器，以及第一加法器和第二加法器；所述分频控制器根据参考时钟与所需时钟信号的频率，产生分频控制信号，分别控制所述分频因子产生器中的第一sigma‑delta调制器和第二sigma‑delta调制器并联产生相应的小数分频因子，经第一加法器相加；然后将相加后的小数分频因子与所述分频控制器产生的整数分频因子经第二加法器相加后，输出作为所述锁相环电路中的多模分频器的分频比。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于兆讯恒达微电子技术（北京）有限公司，未经兆讯恒达微电子技术（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201210372151.0/，转载请声明来源钻瓜专利网。
- 上一篇：侧向车道检测交通指示系统
- 下一篇：一种用于废水处理的多孔炭的制备方法
