[发明专利]基于sigma-delta锁相环的时钟分频装置和方法

权利要求书

1.一种基于sigma-delta锁相环的时钟分频装置，包括锁相环电路，其特征在于，还包括与所述锁相环电路连接的分频因子产生器，以及与所述分频因子产生器相连的分频控制器；

所述的分频因子产生器包括并联的第一sigma-delta调制器和第二sigma-delta调制器，以及第一加法器和第二加法器；

所述分频控制器根据参考时钟与所需时钟信号的频率，产生分频控制信号，分别控制所述分频因子产生器中的第一sigma-delta调制器和第二sigma-delta调制器并联产生相应的小数分频因子，经第一加法器相加；然后将相加后的小数分频因子与所述分频控制器产生的整数分频因子经第二加法器相加后，输出作为所述锁相环电路中的多模分频器的分频比。

2.根据权利要求1所述的基于sigma-delta锁相环的时钟分频装置，其特征在于，所述分频控制信号包括：

一个同时控制所述第一sigma-delta调制器和第二sigma-delta调制器分母的信号；

一个控制所述第一sigma-delta调制器分子的时钟信号；

一个控制第二sigma-delta调制器分子的时钟信号；

一个控制第二sigma-delta调制器使能端信号，其中，低电平为关闭，高电平为开启；

一个整数分频因子的信号；

所述时钟信号均为占空比为50％的方波信号。

3.根据权利要求2所述的基于sigma-delta锁相环的时钟分频装置，其特征在于，所述分频因子产生器根据分频控制器的控制信号，产生相应的分频因子；

所述分频因子为能够控制多模分频器分频比的信号，其输出值为N+F₁+F₂；

其中，N为整数分频因子的值，F₁为第一sigma-delta调制器输出值，F₂为第二sigma-delta调制器输出值。

4.根据权利要求3所述的基于sigma-delta锁相环的时钟分频装置，其特征在于，所述分频控制器控制输出第二sigma-delta调制器使能端信号时，根据参考时钟与所需时钟信号的频率，分析所需时钟的频率段是否为跨整数段，当频率段不跨整数段时，输出低电平使能控制信息；当频率段跨整数段时，输出高电平使能控制信息；

所述分频因子产生器有两种工作模式，一种为单个sigma-delta调制器工作模式，一种为两个sigma-delta调制器同时工作模式；

当所述第二sigma-delta调制器的使能端EN检测到低电平时，第二sigma-delta调制器停止工作，分频因子产生器进入单个sigma-delta调制器工作模式，第一sigma-delta调制器输出数值F₁＝F_NUM1/F_DEN，，F_NUM1的值与整数分频因子的值N经第二加法器相加，得到分频因子为N+F₁；

当第二sigma-delta调制器的使能端EN检测到高电平时，第二sigma-delta调制器开始工作，分频因子产生器进入两个sigma-delta调制器同时工作模式，第一sigma-delta调制器的输出值F1＝F_NUM1/F_DEN，第二sigma-delta调制器的输出值F₂＝F_NUM2/F_DEN，F_NUM2为不变值，F₁和F₂经第一加法器相加，再和整数分频因子的值N经第二加法器相加，得到分频因子为N+F₁+F₂；

其中，F_NUM1为第一sigma-delta调制器分子的时钟信号的输出值；F_NUM2为第二sigma-delta调制器分子的时钟信号的输出值；F_DEN同时控制所述第一sigma-delta调制器和第二sigma-delta调制器分母的信号的输出值。