[发明专利]改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法

摘要

本发明提供了一种改善掺杂多晶硅栅极与非掺杂多晶硅栅极刻蚀形貌差异的方法，利用存在有高度差的硬掩膜层，再加上正常的多晶硅栅极刻蚀所需的光照，对同时存在掺杂多晶硅和未掺杂多晶硅的衬底进行刻蚀，掺杂多晶硅栅极与非掺杂多晶硅栅极同时制作完成。本发明所述方法制作得到的多晶硅栅极，掺杂多晶硅栅极和非掺杂多晶硅栅极形貌基本一致，没有出现现有技术中常常遇到的缺陷。

主权项

一种改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法，其特征在于，步骤包括：步骤1，提供衬底，衬底上生长多晶硅，所述多晶硅包括掺杂多晶硅和非掺杂多晶硅，在多晶硅上生长硬掩膜层；步骤2，掺杂多晶硅上方覆盖光刻胶，对非掺杂多晶硅上方的硬掩膜层进行刻蚀，使非掺杂多晶硅上方的硬掩膜层厚度小于掺杂多晶硅上方的硬掩膜层厚度；步骤3，在硬掩膜层上覆盖用于多晶硅栅极刻蚀的光刻胶，光刻胶上表面齐平，然后进行刻蚀，首先刻蚀硬掩膜层至露出非掺杂多晶硅，然后继续刻蚀至露出掺杂多晶硅，非掺杂多晶硅厚度小于掺杂多晶硅厚度；步骤4，最后刻蚀多晶硅，分别形成掺杂多晶硅栅极和非掺杂多晶硅栅极；其中，步骤2中非掺杂多晶硅上方的硬掩膜层被刻蚀掉的厚度满足如下公式：THM‑p = ERHM/ERP‑HM×Tp‑etch                公式（1）Tp‑etch = Tp ‑ ERp/ERN×Tp                   公式（2）公式（1）中，THM‑p为步骤2中刻蚀掉的硬掩膜厚度，ERHM为硬掩膜刻蚀速度，ERP‑HM为非掺杂多晶硅刻蚀速度，Tp为多晶硅总厚度，ERp为步骤4中非掺杂多晶硅刻蚀速度；ERN为步骤4中掺杂多晶硅刻蚀速度。